xilinx；

Xilinx 差分信号 LVDS传输实战

目录1.LVDS的概念2.XILINXFPGA差分信号解决方案（1）IBUFDS（2）OBUFDS（3）IOBUFDS（三态差分输入输出）3.LVDS中的终端电阻4.LVDS电气特性（1）LVDS25（
一个早起的程序员·2023-11-14 15:12

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程详解FPGA逻辑设计VitisSDK软件设计Vi
9527华安·2023-11-14 14:09

基于K7的PXI&PXIe数据处理板（Kintex-7 FMC载板）

基于PXI&PXIe总线架构的高性能数据预处理FMC载板，板卡具有1个FMC（HPC）接口，1个X8PCIe和1个PCI主机接口；板卡采用Xilinx的高性能Kintex-7系列FPGA作为实时处理器，
代码匠·2023-11-14 14:07

Xilinx MIPI4.3——bg＜x＞_pin＜y＞_nc

摘要：由于使用的需要，我要在一个bank上面使用4个MIPID-PHY；如果pin的指定，跨了bytegroup就会出现bg_pin_nc信号，而且如果一个bitslicecontrol被多个bytegroup使用会发生报错；所以我的结论：如果一个bytegroup被其他的IP占用了，那么另一个IP就用不了这个bytegroup；解决办法就是尽量保证一个MIPI就用一个bytegroup上面的pi
Jade-YYS·2023-11-14 09:31

10G/25G Ethernet Subsystem（一）（内回环）

使用软件：vivado2020.1、仿真用vivado自带的仿真摘要：在Xilinx官方文档中（PG210-25G-ethernet）找到自己要的信息，几乎没有去动IP核什么参数，主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试
Jade-YYS·2023-11-14 09:00

ubuntu 16.04.5 安装 vivado 2019.1 完整编译AD9361的环境

三、安装后输入指令sudogedit~/.bashrc末尾添加source/opt/Xilinx/Vivado/2019.1/settings64.shsource/opt/Xilinx/SDK/2019.1
乌恩大侠·2023-11-13 22:11

Xilinx FPGA平台DDR3设计详解（一）：DDR SDRAM系统框架

DDRSDRAM（双倍速率同步动态随机存储器）是一种内存技术，它可以在时钟信号的上升沿和下降沿都传输数据，从而提高数据传输的速率。DDRSDRAM已经发展了多代，包括DDR、DDR2、DDR3、DDR4和DDR5，每一代都有不同的特性和性能。DDRSDRAM系统包含DDR控制器、DDRPHY和DRAM存储颗粒，下面开始分别介绍这三个部分。一、DDR控制器DDR控制器是连接CPU和DDRSDRAM的
FPGA入门到精通·2023-11-13 22:28

hls中c语言的用法,HLS学习日记（一）走一遍形式

英语水平太差真是个硬伤，每次看xilinx的文档简直就是地狱一样，以前总能找到一些大神的博客来解救，但现在开始学习HLS几乎没有什么中文资料，只能啃着英文的，效率不得不说是太低了，特别是一些优化功能啥的
weixin_39613548·2023-11-13 20:09

Xilinx HLS 学习笔记1

本笔记根据《跟XilinxSAE学HLS系列视频讲座-高亚军》课程进行学习，仅作为本人学习笔记使用，暂不公开。
XS30·2023-11-13 20:38

Vivado HLS #pragma 学习笔记（一）

https://www.xilinx.com/html_docs/xilinx2018_2/sdaccel_doc/hls-pragmas-okr1504034364623.html数据精度支持任意精度
qq_42376352·2023-11-13 20:06

你觉得哪个软件写verilog体验最好？

以下是其中一些可以考虑的选择：VivadoIDE：这是Xilinx公司提供的一款强大的Veril
移知·2023-11-13 16:58

内存映射：PS和PL DDR3的一些区别

之前写的一些资料：PS与PL互联与SCU以及PG082-CSDN博客参考别人的资料：PL读写PS端DDR的设计_pl读写ps端ddr数据-CSDN博客xilinxsdk、vitis查看地址_vitis如何查看
NoNoUnknow·2023-11-13 14:41

帧同步的思想与异步FIFO复位

XilinxFIFOGenerator需要注意RST复位-CSDN博客1.有效复位必须
NoNoUnknow·2023-11-13 14:40

Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS

本节目录一、官方手册ds176_7series_MIS1、DDR3功能支持2、MIG官方手册资源3、VivadoDDR3MIGIP资源表的导出与查看本节内容Xilinx官方提供了手册，以便硬件开发者设计
小灰灰的FPGA·2023-11-13 09:05

Xilinx DDR3 MIG系列——ddr3控制器的时钟架构

本节目录一、ddr3控制器的时钟架构1、PLL输入时钟——系统时钟system_clk2、PLL输出时钟——sync_pulse、mem_refclk、freq_refclk、MMCM1的输入时钟3、MMCM1的输入时钟和输出时钟4、MMCM2的输入时钟和输出时钟一、ddr3控制器的时钟架构对于FPGA开发来说，调用IP或者移植功能模块时，首先了解的模块的时钟架构。如何设计时钟架构至关重要，其次对
小灰灰的FPGA·2023-11-13 09:05

米联客资料笔记FPGA篇&EDA先锋工作室&官方DOC&常用TestBench模板&Vivado基本使用

文章目录背景一、米联客verilog篇笔记1、为什么要推出vivado2、状态机，软核的理解3、always@的含义与@（）4、条件运算符5、阻塞逻辑和非阻塞逻辑混用二、xilinx官方DOC三、常用TestBench
ciscomonkey·2023-11-12 10:41

基于VITIS JESD204B官方IP核的调试

1、参考资料xilinx官方PG066PG198http://www.chinaaet.com/tech/designapplication/3000080357jesd204b应用指南https://
FPGA入门·2023-11-12 08:16

fpga python_PYNQ:使用Python进行FPGA开发

前言PYNQ就是python+ZYNQ的意思，简单来说就是使用python在Xilinx的ZYNQ平台上进行开发。
weixin_39657575·2023-11-11 18:37

Xilinx采集高速AD之时钟约束篇

一、Xilinx时钟约束XDC语法鉴于网上对时钟的介绍不全面、需要各种搜集的问题，自己整理了一篇Xilinx时钟约束进行记录。
袁宏拓·2023-11-08 22:21

Xilinx 产品制程工艺

A–45nm供货至2030年Sparton6xx提供卓越的连接功能，例如高逻辑引脚比、小尺寸封装、MicroBlaze™软处理器，以及多种受支持的I/O协议。B–28nm供货至2035年spartan-7\artix-7\kintex-7\virtex-7\Zynq™7000SoC工艺节点上的持续创新使新器件能够以更低的功耗在整个产品系列中实现最佳性能，以满足关键应用的要求。C–20nm供货至20
hcoolabc·2023-11-08 08:46

Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）

qspi_50m.xdc文件：set_propertyBITSTREAM.GENERAL.COMPRESSTRUE[current_design]set_propertyBITSTREAM.CONFIG.SPI_BUSWIDTH4[current_design]set_propertyBITSTREAM.CONFIG.CONFIGRATE50[current_design]set_property
whik1194·2023-11-07 22:18

Xilinx Vivado IP许可申请

License许可申请地址1、注册登录账号；2、找到自己需要的IP核；3、生成License4、下载License
代码匠·2023-11-07 11:43

【TES745D】青翼自研基于复旦微的FMQL45T900全国产化ARM核心模块（100%国产化）

该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台
北京青翼科技·2023-11-07 07:48

xilinx primitives(原语)

Xilinx的原语分为10类，包括：计算组件，IO端口组件，寄存器/锁存器，时钟组件，处理器组件，移位寄存器，配置和检测组件，RAM/ROM组件，Slice/CLB组件，G-tranceiver。
意大利的E·2023-11-07 03:28

onedrive指定文件夹备份

命令C:\WINDOWS\system32>mklink/d“C:\Users\john\OneDrive\DOC”“D:\xilinx\DOC”为C:\Users\john\OneDrive\DOC>
人工智能和FPGA AI技术·2023-11-06 19:38

异构融合计算技术白皮书（2023年）研读1

1灵活性：GPU>FPGA>DSA>ASIC（1）GPU：CUDA编程模型（英伟达），（OpenCL编程模型Xilinxintel）这点叫平台支持（2）FPGA：基于FPGA的并行运算（csdn一个文章
danxutj·2023-11-06 16:10

AMD低时延电子交易加速卡调研

0概述最近看到AMD（xilinx）AlveoUL3524加速卡的介绍，它是2023年9月底刚推出的面向超低时延电子交易应用设计的新款金融科技（fintech）加速卡，看介绍是为自营交易所、做市商、对冲基金
danxutj·2023-11-06 16:04

Zynq简介——FPGA学习笔记＜7＞

目录一.xilinxZynqUltraScale+MPSoC1.MPSoC简介2.FPGA简介3.MPSoCPL简介（1）可编程输入/输出单元（2）基本可编程逻辑单元（3）嵌入式块RAM（4）丰富的布线资源
switch_swq·2023-11-06 04:43

【FPGA】XILINX DDR3的MIG IP核的配置

XILINXDDR3的MIGIP核的配置1.MIG的IP核引脚说明app_addr:地址线app_cmd:指令线（读写指令）app_en:MIG使能信号app_rdy:MIG能接受指令的指示信号app_hi_pri
原地打转的瑞哥·2023-11-05 20:23

Xilinx DDR3 —— MIG IP核的配置（APP接口）

1.打开IPCatalog然后搜索mig，如下图所示：2.如下图所示，首先是确认工程的信息，主要是芯片信息和编译环境的信息，如果没什么问题，直接点击“Next”。3.如下图所示，选择“CreateDesign”，在“ComponentName”一栏设置该IP元件的名称，这里取默认软件的名称，再往下选择控制器数量，默认为“1”即可。当设为2时就代表驱动两个DDR。最后关于AXI4接口，因为本工程不去
XPii·2023-11-05 20:52

Xilinx的DDR4 IP

这几天在做xilinx的DDR4IP的faga实现，记录一下。
亮锅锅来啦·2023-11-05 20:22

Xilinx VIVADO 中 DDR3（AXI4）的使用（1）创建 IP 核

MIG(MemoryInterfaceGenerators)IP核是Xilinx公司针对DDR存储器开发的IP，里面集成存储器控制模块，实现DDR读写操作的控制流程。在默认情
chylinne·2023-11-05 20:22

使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试

因为DDR3的时序比较复杂，所以我们一般都会使用Xilinx官方提供的MIGIP核来控制DDR3，上一节简介了比较常用的Native接口的MIGIP核，而我么进这次实验是基于AXIIP核来对DDR3进行读写测试的
小靴子是社牛·2023-11-05 20:20

xilinx fpga ddr mig axi

硬件参考：https://zhuanlan.zhihu.com/p/97491454https://blog.csdn.net/qq_22222449/article/details/106492469https://zhuanlan.zhihu.com/p/26327347https://zhuanlan.zhihu.com/p/582524766包括野火、正点原子的资料一片内存是1Gbit12
xiaguangbo·2023-11-05 19:40

基于上海复旦微电子FMQL20S400的全国产化核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPI
测试专家·2023-11-05 13:30

加速计算卡设计方案：389-基于KU5P的双路100G光纤网络加速计算卡

基于KU5P的双路100G光纤网络加速计算卡一、板卡概述基于XilinxUltraScale+16nmKU5P芯片方案基础上研发的一款双口100GFPGA光纤以太网PCI-Expressv3.0x8智能加速计算卡
hexiaoyan827·2023-11-04 20:53

软件无线电处理平台解决方案：330-基于FMC接口的Kintex-7 XC7K325T PCIeX4 3U PXIe接口卡

基于FMC接口的Kintex-7XC7K325TPCIeX43UPXIe接口卡一、板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2023-11-04 20:53

光纤加速卡设计方案：410-基于XCVU9P+ C6678的100G光纤的加速卡

基于XCVU9P+C6678的100G光纤的加速卡一、板卡概述二、技术指标•板卡为自定义结构，板卡大小332mmx260mm;•FPGA采用XilinxVirtexUltralSCALE+系列芯片XCVU9P
hexiaoyan827·2023-11-04 20:23

6U CPCI平台学习资料第116篇：基于5VLX110T FPGA FMC接口功能验证6U CPCI平台

基于5VLX110TFPGAFMC接口功能验证6UCPCI平台一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。
hexiaoyan827·2023-11-04 20:22

K7 XC7K325T板卡学习资料： KC705E 增强版 基于FMC接口的 Kintex-7 XC7K325T PCIeX8 接口卡136

KC705E增强版基于FMC接口的Kintex-7XC7K325TPCIeX8接口卡一、板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2023-11-04 20:22

C6678信号处理板资料保存：基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信号处理板204

基于XilinxVirtex-6XC6VLX240T和TIDSPTMS320C6678的信号处理板1、板卡概述板卡由我公司自主研发，基于VPX架构，主体芯片为两片TIDSPTMS320C6678,两片Virtex
hexiaoyan827·2023-11-04 20:22

202- K7 +C6678学习资料：基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

基于TIDSPTMS320C6678、XilinxK7FPGAXC7K325T的高速数据处理核心板一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
hexiaoyan827·2023-11-04 20:51

基于C6657+ZYNQ7045的DSP+ARM+FPGA主控板设计方案

6657Z45-EVM评估板规格书1评估板简介2典型应用领域3软硬件参数4开发资料5电气特性6机械尺寸7技术服务8增值服务1评估板简介基于TIKeyStoneC66x多核定点/浮点DSPTMS320C665x+XilinxZYNQ7045FPGA
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:21

202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

基于TIDSPTMS320C6678、XilinxK7FPGAXC7K325T的高速数据处理核心板一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678
a7257825·2023-11-04 20:21

C6678板卡学习资料：202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6678和一片XilinxFPGAK7XC72K325T-1ffg900。
hexiaoyan827·2023-11-04 20:21

基于ZYNQ wifi方案实现与测试

信迈XM-ZYNQ7045-EVM是一款基于XilinxZYNQSOC的软件无线电处理平台，该平台采用一片Xilinx的高性能ZYNQ系列SOCXC7Z020来实现2路AD9361无线射频信号的收发，SDR
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:51

FMC子卡解决方案：FMC214-基于FMC兼容1.8V IO的Full Camera Link 输出子卡

适配xilinx不同型号开发板和公司内部各FMC载板。北京太速科技板卡适应用专业图像应用，模拟源输出等。二、技术参数板卡功能参
hexiaoyan827·2023-11-04 20:20

vivado如何评估_在Vivado下进行功耗估计和优化

Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略，本文将介绍如何利用Vivado进行功耗分析和优化。
weixin_39785723·2023-11-04 12:57

vivado如何评估_基于FPGA的Vivado功耗估计和优化

Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略，本文将介绍如何利用Vivado进行功耗分析和优化。功耗估计在Vivado下，从综合后的设计到布局布线后的设计，其间
weixin_39656513·2023-11-04 12:56

【vivado UG学习】UG906学习笔记：Xilinx官方时序分析教程，时序分析基础知识，Vivado时序分析方法，时序报告查看

目录5执行时序分析5.1时序分析的介绍5.1.1术语5.1.2时序路径5.2了解时序分析的基础知识5.2.1最小和最大延时分析5.2.2建立/恢复关系(Setup/RecoveryRelationship)5.2.3保持/移除关系(Hold/RemovalRelationship)5.2.4路径要求(PathRequirement)5.2.5时钟相位偏移(ClockPhaseShift)5.2.6
lu-ming.xyz·2023-11-04 12:21
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他