卢噜噜噜噜
卢噜噜噜噜

数字逻辑第3版（机械工业出版）知识点和部分习题答案

还没有学完，所以还没有写完(*･ω-q)
答案是自己写的，不保证都对( • ̀ω•́ )✧

第1章 数字逻辑基础

基础

1. 信号

  • 模拟信号
    连续信号，幅度随时间连续变化

  • 数字信号
    正逻辑:0低电平，1高电平；
    负逻辑:1低电平，0高电平；
    优点：稳定性好，可靠性高，易于长期储存，便于计算机处理，便于高度集成化

2.进制

  • 制的三要素：数字符号、基数、位权
  • 数制转换
    整数部分：除R取余
    小数部分：乘R取整数字逻辑第3版（机械工业出版）知识点和部分习题答案_第1张图片
  • 原码、反码、补码
    正数：原码反码补码一样
    负数：最高位是符号位取1
    反码：符号位不变，其他取反
    补码：反码最低位+1
    数字逻辑第3版（机械工业出版）知识点和部分习题答案_第2张图片

3.编码

  • BCD编码（其中8421码使用最广）
    举例：
    0101 1001 是代表59:（0101)B=5 (1001)B=9
    和二进制不同，59=（111011）B
  • 格雷码：任何相邻的两个码字中，仅有一位不同（老师说了解就行）
  • 奇偶校验码：最高位为校验码，没有纠错能力
    奇校验：使编码中出现奇数个1
    偶校验：使编码中出现偶数个1
  • 课后作业数字逻辑第3版（机械工业出版）知识点和部分习题答案_第3张图片

第2章 逻辑代数基础

1.几个公式定律

数字逻辑第3版（机械工业出版）知识点和部分习题答案_第4张图片

2.反演规则和对偶规则

  1. 反演规则
    · → + ， +→· ， 0→1 ，1→0，A→A非，A非→A
  2. 对偶规则
    · → + ， +→· ， 0→1 ，1→0

3.卡诺图

  1. 最小项表达式，比如F（A,B,C,D）=∑m（1,3,6,7）就在相应位置填1
  2. 最大项表达式，比如F（A,B,C,D）=∏m（1,3,6,7）就在相应位置填0
  3. 任意与或表达式，原变量用1表示，反变量用0表示，在相应位置填1，其他位置填0，圈1化简
  4. 任意或与表达式，原变量用0表示，反变量用1表示，在相应位置填0，其他位置填1，圈0化简
  5. 卡诺图化简：每2n项化为一圈，先画大圈后小圈，尽量圈没有圈过的

4.习题

数字逻辑第3版（机械工业出版）知识点和部分习题答案_第5张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第6张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第7张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第8张图片
9（4）卡诺图中有个圈是四个顶角圈成一个圈
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第9张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第10张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第11张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第12张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第13张图片
数字逻辑第3版（机械工业出版）知识点和部分习题答案_第14张图片

你可能感兴趣的:(数字逻辑)

  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • 数字电路中卡诺图理解 Lambor_Ma 数字
    简单理解就是，卡诺图是用来化简数字逻辑的图表，它将不同输入变量的组合枚举到图表中，然后填入是否为1或者0.化简有2种方式1种是SOP一种是POS。SOPsumofproducts就是P=ab+bc+abc这种形式化简方法为：1.圈出相邻的1（4个角也可以认为是相邻的）2.化简写出每个圈的最简式子3.将最简式相加举例假设A圈是BD构成，B圈是B’D’构成，则最后结果是BD+B’D’POSproduc
  • C++竞赛初阶L1-14-第六单元-数组(31~33课)541: T456471 计算书费 麓小墨哥 c++免费文章c++开发语言青少年编程算法数据结构
    题目内容下面是一个图书的单价表：计算概论28.9元/本数据结构与算法32.7元/本数字逻辑45.6元/本C++程序设计教程78元/本人工智能35元/本计算机体系结构86.2元/本编译原理27.8元/本操作系统43元/本计算机网络56元/本JAVA程序设计65元/本依次给定每种图书购买的数量，编程计算应付的总费用。输入格式输入一行，含10个非负整数，每两个整数之间有一个空格。第i个整数表示要购买上述
  • 数字逻辑不可能涌现出智能 dog250 人工智能
    先看一系列竖式乘法的步骤：相乘的两个数数位越大，步骤越多。如果不纠结数制，二进制运算也是这回事，把单个步骤用一个晶体管表达(其实一个步骤不止一个晶体管)，数位越大，所需的晶体管越多。先说结论，所有基于n进制的逻辑运算都不可扩展。硅基时序电路可如此巧妙完成精确计算，开启了数字化时代，人们试图将AI构建在这二进制世界。但若二进制运算不可扩展，基于数字逻辑的人工智能就不可能。前面提到过，二进制运算本质上
  • 专145+总420+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息与通信，真题，大纲，参考书。 一个通信老学姐 博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
    自从高考失利没有考入哈工大，一直带着遗憾，今年初试专业课803信号与系统和数字逻辑电路145+，总分420+顺利圆满哈工大，了却了一块心病，回看这一年的复习起起落落，心中的那块初心，让我坚持到了上岸，总结一下自己的复习经验，希望对大家复习有帮助。专业课：（145+，很遗憾没有拿到满分，信息通信Jenny老师一再鼓励和以满分为要求，也让我对自己有了更高的要求，求上得中，最后专业课分数还是比我预期更好
  • vivado HDL编码技术 cckkppll fpga开发
    HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
  • Verilog和Verilog-A有什么区别 幻象空间的十三楼 ASM-HEMTIC-CAP器件建模器件学习IC-CAP软件学习ADS软件学习
    Verilog和Verilog-A都是硬件描述语言，用于设计和仿真电子系统。Verilog是一种硬件描述语言，广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言，用于描述数字电路的行为和结构。Verilog可用于编写数字逻辑、寄存器传输级（RTL）设计、门级电路和系统级设计。Verilog-A是Verilog的扩展，专门用于建模和仿真模拟电路。它提供了描述和仿真模拟电路的能力，包括模拟器件、
  • 【牛客网华为机试】HJ44 Sudoku 202xxx 牛客网刷题算法python数独递归算法数据结构
    题目描述问题描述：数独（Sudoku）是一款大众喜爱的数字逻辑游戏。玩家需要根据9X9盘面上的已知数字，推算出所有剩余空格的数字，并且满足每一行、每一列、每一个3X3粗线宫内的数字均含1-9，并且不重复。例如：输入输出输入描述：包含已知数字的9X9盘面数组[空缺位以数字0表示]输出描述：完整的9X9盘面数组示例1输入：0924817634137629858673594126241953787598
  • fpga 需要掌握哪些基础知识？ 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件javastm32
    个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等）。4
  • 专业130+总分410+苏州大学837信号系统与数字逻辑考研经验电子信息与通信，真题，大纲，参考书 一个通信老学姐 博睿泽信息通信考研论坛博睿泽信息通信考研考研信息与通信经验分享信号处理
    今年考研总分410+，专业837信号系统与数字逻辑130+，整体每门相对比较均衡，没有明显的短板，顺利上岸苏大，总结一下自己这大半年的复习经历，希望可以对大家有所帮助，也算是对自己考研做个总结。专业课：苏大专业课837信号系统与数字逻辑相对来说这两年难度还是在提高，大家不要被早些年份的试卷误导，专业课还是要认真对待，会带来很好的竞争力，我今年专业课130+接近140，对于总分提高帮助很大。啰嗦一句
  • 数字逻辑期末复习【个人期末复盘】【有不足之处欢迎斧正】 bulinglz 算法
    1.组合逻辑电路分析分析电路功能时，需要先列出电路的真值表，然后分析电路的真值表（例如功能为同或）全加器与半加器的区别在于有无低位进位作为加数找逻辑表达式可以使用卡诺图，划卡诺圈如果题目要求设计一个逻辑电路，先写出真值表对应的卡诺图，然后圈出对应的卡诺圈。利用题目要求的实现方式来实现逻辑电路的设计。从输出依次得到输出题目中的低位和高位需要注意，严格遵守题目的高低位顺序2.竞争与冒险时电路中存在延迟
  • 【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】 CodingCos 芯片设计RTL数字逻辑设计扫盲FPGACRC-8verilogCRC-8
    CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面
  • 【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发FPGA大小端转换fpgafunction
    文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下：使用VerilogHDL实现
  • 【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发有符号数加减法FPGA有符号数加减法
    文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数：当select信号为0，输出a；当select信号为1，输出b；当select信号为2
  • 【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发三输入数的大小比较
    文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中
  • 【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发PLandPS
    文章目录ProgrammableLogicandProcessingSystemPL（ProgrammableLogic）特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA（现场可编程门阵列）技术的SoC中。例如
  • 【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】 CodingCos 芯片设计RTL数字逻辑设计扫盲generate_forverilogfor
    文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
  • 【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发
    文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–移位运算与乘法】继续介绍，这里使用状态机来实现。移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效
  • 【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发移位运算与乘法FPGA
    请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效）可以看到输入D的波形在为6的地方比较特殊，从波形上可以看到它只持续了一个时钟周期，但是out
  • 【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发
    文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析（recoverytime/removaltime）异步复位，同步释放综合后电路优缺点转自：https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常，芯片的复位信号分为两大类，全局复位和局部复位；全局复位：能够确保每个寄存器都处于可控的状
  • 【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发
    文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。Verilog代码//timescaleins/1nsmoduleflopr(inputrstn,inputclk,input[3:0]d,output[3:0]q);reg[3:0]q_out;//synch
  • 逻辑代数基础 廊桥遗梦728 抽象代数
    逻辑代数是分析和设计逻辑电路的数学基础，有完整的运算规则，包括公理、定理和定律。被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上，因此也被称为开关代数。随着数字技术的发展，逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。1.逻辑运算逻辑运算用来判断一件事情是“对”的还是“错”的，或者说是“成立”还是“不成立”，判断的结果是二值的，即没有“可能是”或者“可能不是”，这个“可能”
  • 2019-03-24 2022考研必胜
    昨天和今天一直在玩王者荣耀，非常愧疚！今天看了两集动漫……现在要开始认真学习了！今天的任务如下！1.多喝热水2.去华城宾馆拿快递3.自习汇编语言！4.写完数字逻辑课程设计的实验设计报告5.程序训练算法设计写一点！！！！！！！！！！
  • 【芯片设计- RTL 数字逻辑设计入门 番外篇 7 -- 芯片生产 ATE 测试 介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲fpga开发芯片测试
    文章目录ATE概述ATE测试介绍ScanChainATE测试与ScanChain的关系示例ATE测试向量输入向量预期输出测试模式举例ATE概述广义上的IC测试设备我们都称为ATE（AutomaticTestEquipment），一般由大量的测试机能集合在一起，由电脑控制来测试半导体芯片的功能性，这里面包含了软件和硬件的结合。不同的芯片类型则有不同的测试方法和要求。芯片类型：模拟芯片（Analog)
  • 【芯片设计- RTL 数字逻辑设计入门 番外篇 8.1 -- memory repair 详细介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲memoryrepair
    文章目录memoryrepair详细介绍MemoryRepair方法MemoryRepair过程举例memoryrepair详细介绍SoC(SystemonChip)的MemoryRepair是一种技术，用于检测和修复内存中的损坏单元。由于SoC内部集成了大量的逻辑和存储单元，包括RAM（随机访问存储器）、ROM（只读存储器）、缓存等，在制造过程中，由于工艺偏差或材料缺陷，有可能产生一些损坏的内存
  • 计算机原理与接口技术论文,微机原理与接口技术综述论文 白沙泉 计算机原理与接口技术论文
    《微机原理与接口技术综述论文》由会员分享，可在线阅读，更多相关《微机原理与接口技术综述论文(5页珍藏版)》请在人人文库网上搜索。1、微机原理与接口技术综述论文班级：10计本(1)班姓名：许生亮学号：1004011029微机原理课程综述论文内容摘要：微机原理与接口技术是计算机科学与技术专业非常重要的一门专业课程，它与前面的电路分析、数字逻辑、计算机组成原理，以及后面的体系结构、单片机应用、嵌入式系统
  • 【芯片设计- RTL 数字逻辑设计入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲TilecellSOCtILE
    请阅读【嵌入式开发学习必备专栏】文章目录SoCTile与Cell与WaferWaferTileCellTile与Cell的关系示例SoCTile与Cell与Wafer在SoC（SystemonChip，系统级芯片）设计中，Wafer,Tile和Cell是常用的术语，它们在不同的设计层次上描述了芯片的组成部分。
  • 【芯片设计- RTL 数字逻辑设计入门 番外篇 8 -- MBIST 详细介绍】 CodingCos 芯片设计RTL数字逻辑设计扫盲MBIST
    请阅读【嵌入式开发学习必备专栏】文章目录MBISTMBIST背景MBIST的主要特点和优势MBIST的工作原理举例MBISTMBIST（MemoryBuilt-InSelf-Test）是一种在系统级芯片（SoC）中内置的内建自测试，用于检测和验证片上存储器（如RAM，ROM等）的完整性和功能。何谓内建自测试？“内建”的含义是指针对存储器的测试向量由内建的存储器测试逻辑自动产生，而非外部测试机台（A
  • python1～100猜数字游戏规则_Python小游戏——猜数字教程（random库教程） weixin_39886612
    今天来开发一个简单的数字逻辑游戏，猜数字（数字炸弹）首先开发游戏第一件事，了解需求。猜数字游戏规则：计算机随机生成一个指定范围的数字，由玩家来猜测，之后计算机会根据玩家提供数字来与自己生成的数字进行对比，并返回结果太大或者太小例：计算机随机生成1-100的数字53，玩家猜测为50，计算机对比结果后返回结果：太小了多次重复直到玩家猜中数字，游戏结束统计分数。需求分析：1.计算机随机生成数字；2.与输
  • 03 Verilog HDL 语法 lf282481431 FPGA开发入门fpga开发
    VerilogHDL（HardwareDescriptionLanguage）是在C语言的基础上发展起来的一种硬件描述语言（用它可以表示逻辑电路图、逻辑表达式、数字逻辑系统所完成的逻辑功能等）具有灵活性高、易学易用等特点。VerilogHDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值，
  • [星球大战]阿纳金的背叛 comsci
          本来杰迪圣殿的长老是不同意让阿纳金接受训练的.........     但是由于政治原因,长老会妥协了...这给邪恶的力量带来了机会     所以......现代的地球联邦接受了这个教训...绝对不让某些年轻人进入学院    
  • 看懂它，你就可以任性的玩耍了！ aijuans JavaScript
              javascript作为前端开发的标配技能，如果不掌握好它的三大特点：1.原型 2.作用域 3. 闭包 ,又怎么可以说你学好了这门语言呢？如果标配的技能都没有撑握好，怎么可以任性的玩耍呢？怎么验证自己学好了以上三个基本点呢，我找到一段不错的代码，稍加改动，如果能够读懂它，那么你就可以任性了。 function jClass(b
  • Java常用工具包 Jodd Kai_Ge javajodd
    Jodd 是一个开源的 Java 工具集， 包含一些实用的工具类和小型框架。简单，却很强大！ 写道 Jodd = Tools + IoC + MVC + DB + AOP + TX + JSON + HTML < 1.5 Mb Jodd 被分成众多模块，按需选择，其中 工具类模块有： jodd-core    &nb
  • SpringMvc下载 120153216 springMVC
    @RequestMapping(value = WebUrlConstant.DOWNLOAD) public void download(HttpServletRequest request,HttpServletResponse response,String fileName) { OutputStream os = null; InputStream is = null;
  • Python 标准异常总结 2002wmj python
    Python标准异常总结 AssertionError 断言语句（assert）失败 AttributeError 尝试访问未知的对象属性 EOFError 用户输入文件末尾标志EOF（Ctrl+d） FloatingPointError 浮点计算错误 GeneratorExit generator.close()方法被调用的时候 ImportError 导入模块失
  • SQL函数返回临时表结构的数据用于查询 357029540 SQL Server
    这两天在做一个查询的SQL，这个SQL的一个条件是通过游标实现另外两张表查询出一个多条数据，这些数据都是INT类型，然后用IN条件进行查询，并且查询这两张表需要通过外部传入参数才能查询出所需数据，于是想到了用SQL函数返回值，并且也这样做了，由于是返回多条数据，所以把查询出来的INT类型值都拼接为了字符串，这时就遇到问题了，在查询SQL中因为条件是INT值，SQL函数的CAST和CONVERST都
  • java 时间格式化 | 比较大小| 时区 个人笔记 7454103 javaeclipsetomcatcMyEclipse
    个人总结！ 不当之处多多包含！ 引用 1.0 如何设置 tomcat 的时区：          位置：(catalina.bat---JAVA_OPTS  下面加上)          set JAVA_OPT
  • 时间获取Clander的用法 adminjun Clander时间
    /**    * 得到几天前的时间    * @param d    * @param day    * @return    */   public static Date getDateBefore(Date d,int day){    Calend
  • JVM初探与设置 aijuans java
    JVM是Java Virtual Machine（Java虚拟机）的缩写，JVM是一种用于计算设备的规范，它是一个虚构出来的计算机，是通过在实际的计算机上仿真模拟各种计算机功能来实现的。Java虚拟机包括一套字节码指令集、一组寄存器、一个栈、一个垃圾回收堆和一个存储方法域。 JVM屏蔽了与具体操作系统平台相关的信息，使Java程序只需生成在Java虚拟机上运行的目标代码（字节码）,就可以在多种平台
  • SQL中ON和WHERE的区别 avords
    SQL中ON和WHERE的区别   数据库在通过连接两张或多张表来返回记录时，都会生成一张中间的临时表，然后再将这张临时表返回给用户。   www.2cto.com   在使用left jion时，on和where条件的区别如下：  1、 on条件是在生成临时表时使用的条件，它不管on中的条件是否为真，都会返回左边表中的记录。 
  • 说说自信 houxinyou 工作生活
    自信的来源分为两种,一种是源于实力,一种源于头脑.实力是一个综合的评定,有自身的能力,能利用的资源等.比如我想去月亮上,要身体素质过硬,还要有飞船等等一系列的东西.这些都属于实力的一部分.而头脑不同,只要你头脑够简单就可以了!同样要上月亮上,你想,我一跳,1米,我多跳几下,跳个几年,应该就到了!什么?你说我会往下掉?你笨呀你!找个东西踩一下不就行了吗?     无论工作还
  • WEBLOGIC事务超时设置 bijian1013 weblogicjta事务超时
            系统中统计数据，由于调用统计过程，执行时间超过了weblogic设置的时间，提示如下错误： 统计数据出错! 原因：The transaction is no longer active - status: 'Rolling Back. [Reason=weblogic.transaction.internal
  • 两年已过去，再看该如何快速融入新团队 bingyingao java互联网融入架构新团队
    偶得的空闲，翻到了两年前的帖子 该如何快速融入一个新团队，有所感触，就记下来，为下一个两年后的今天做参考。     时隔两年半之后的今天，再来看当初的这个博客，别有一番滋味。而我已经于今年三月份离开了当初所在的团队，加入另外的一个项目组，2011年的这篇博客之后的时光，我很好的融入了那个团队，而直到现在和同事们关系都特别好。大家在短短一年半的时间离一起经历了一
  • 【Spark七十七】Spark分析Nginx和Apache的access.log bit1129 apache
    Spark分析Nginx和Apache的access.log，第一个问题是要对Nginx和Apache的access.log文件进行按行解析，按行解析就的方法是正则表达式：   Nginx的access.log解析正则表达式   val PATTERN = """([^ ]*) ([^ ]*) ([^ ]*) (\\[.*\\]) (\&q
  • Erlang patch bookjovi erlang
    Totally five patchs committed to erlang otp, just small patchs. IMO, erlang really is a interesting programming language, I really like its concurrency feature. but the functional programming style
  • log4j日志路径中加入日期 bro_feng javalog4j
    要用log4j使用记录日志，日志路径有每日的日期，文件大小5M新增文件。 实现方式 log4j: <appender name="serviceLog" class="org.apache.log4j.RollingFileAppender"> <param name="Encoding" v
  • 读《研磨设计模式》-代码笔记-桥接模式 bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ /** * 个人觉得关于桥接模式的例子，蜡笔和毛笔这个例子是最贴切的：http://www.cnblogs.com/zhenyulu/articles/67016.html * 笔和颜色是可分离的，蜡笔把两者耦合在一起了：一支蜡笔只有一种
  • windows7下SVN和Eclipse插件安装 chenyu19891124 eclipse插件
    今天花了一天时间弄SVN和Eclipse插件的安装，今天弄好了。svn插件和Eclipse整合有两种方式，一种是直接下载插件包，二种是通过Eclipse在线更新。由于之前Eclipse版本和svn插件版本有差别，始终是没装上。最后在网上找到了适合的版本。所用的环境系统：windows7JDK：1.7svn插件包版本：1.8.16Eclipse：3.7.2工具下载地址：Eclipse下在地址：htt
  • [转帖]工作流引擎设计思路 comsci 设计模式工作应用服务器workflow企业应用
    作为国内的同行，我非常希望在流程设计方面和大家交流，刚发现篇好文(那么好的文章，现在才发现，可惜)，关于流程设计的一些原理，个人觉得本文站得高，看得远，比俺的文章有深度，转载如下 ================================================================================= 自开博以来不断有朋友来探讨工作流引擎该如何
  • Linux 查看内存，CPU及硬盘大小的方法 daizj linuxcpu内存硬盘大小
    一、查看CPU信息的命令 [root@R4 ~]# cat /proc/cpuinfo |grep "model name" && cat /proc/cpuinfo |grep "physical id" model name : Intel(R) Xeon(R) CPU X5450 @ 3.00GHz model name :
  • linux 踢出在线用户 dongwei_6688 linux
    两个步骤： 1.用w命令找到要踢出的用户，比如下面：   [root@localhost ~]# w 18:16:55 up 39 days, 8:27, 3 users, load average: 0.03, 0.03, 0.00 USER TTY FROM LOGIN@ IDLE JCPU PCPU WHAT
  • 放手吧,就像不曾拥有过一样 dcj3sjt126com
    内容提要： 静悠悠编著的《放手吧就像不曾拥有过一样》集结“全球华语世界最舒缓心灵”的精华故事，触碰生命最深层次的感动，献给全世界亿万读者。《放手吧就像不曾拥有过一样》的作者衷心地祝愿每一位读者都给自己一个重新出发的理由，将那些令你痛苦的、扛起的、背负的，一并都放下吧！把憔悴的面容换做一种清淡的微笑，把沉重的步伐调节成春天五线谱上的音符，让自己踏着轻快的节奏，在人生的海面上悠然漂荡，享受宁静与
  • php二进制安全的含义 dcj3sjt126com PHP
    PHP里，有string的概念。 string里，每个字符的大小为byte（与PHP相比，Java的每个字符为Character，是UTF8字符，C语言的每个字符可以在编译时选择）。 byte里，有ASCII代码的字符，例如ABC，123，abc，也有一些特殊字符，例如回车，退格之类的。 特殊字符很多是不能显示的。或者说，他们的显示方式没有标准，例如编码65到哪儿都是字母A，编码97到哪儿都是字符
  • Linux下禁用T440s，X240的一体化触摸板(touchpad) gashero linuxThinkPad触摸板
    自打1月买了Thinkpad T440s就一直很火大，其中最让人恼火的莫过于触摸板。   Thinkpad的经典就包括用了小红点(TrackPoint)。但是小红点只能定位，还是需要鼠标的左右键的。但是自打T440s等开始启用了一体化触摸板，不再有实体的按键了。问题是要是好用也行。   实际使用中，触摸板一堆问题，比如定位有抖动，以及按键时会有飘逸。这就导致了单击经常就
  • graph_dfs hcx2013 Graph
    package edu.xidian.graph; class MyStack { private final int SIZE = 20; private int[] st; private int top; public MyStack() { st = new int[SIZE]; top = -1; } public void push(i
  • Spring4.1新特性——Spring核心部分及其他 jinnianshilongnian spring 4.1
    目录 Spring4.1新特性——综述 Spring4.1新特性——Spring核心部分及其他 Spring4.1新特性——Spring缓存框架增强 Spring4.1新特性——异步调用和事件机制的异常处理 Spring4.1新特性——数据库集成测试脚本初始化 Spring4.1新特性——Spring MVC增强 Spring4.1新特性——页面自动化测试框架Spring MVC T
  • 配置HiveServer2的安全策略之自定义用户名密码验证 liyonghui160com
        具体从网上看   http://doc.mapr.com/display/MapR/Using+HiveServer2#UsingHiveServer2-ConfiguringCustomAuthentication   LDAP Authentication using OpenLDAP Setting
  • 一位30多的程序员生涯经验总结 pda158 编程工作生活咨询
    1.客户在接触到产品之后，才会真正明白自己的需求。 　　这是我在我的第一份工作上面学来的。只有当我们给客户展示产品的时候，他们才会意识到哪些是必须的。给出一个功能性原型设计远远比一张长长的文字表格要好。 2.只要有充足的时间，所有安全防御系统都将失败。 　　安全防御现如今是全世界都在关注的大课题、大挑战。我们必须时时刻刻积极完善它，因为黑客只要有一次成功，就可以彻底打败你。   3.
  • 分布式web服务架构的演变 自由的奴隶 linuxWeb应用服务器互联网
    最开始，由于某些想法，于是在互联网上搭建了一个网站，这个时候甚至有可能主机都是租借的，但由于这篇文章我们只关注架构的演变历程，因此就假设这个时候已经是托管了一台主机，并且有一定的带宽了，这个时候由于网站具备了一定的特色，吸引了部分人访问，逐渐你发现系统的压力越来越高，响应速度越来越慢，而这个时候比较明显的是数据库和应用互相影响，应用出问题了，数据库也很容易出现问题，而数据库出问题的时候，应用也容易
  • 初探Druid连接池之二——慢SQL日志记录 xingsan_zhang 日志连接池druid慢SQL
    由于工作原因，这里先不说连接数据库部分的配置，后面会补上，直接进入慢SQL日志记录。   1.applicationContext.xml中增加如下配置： <bean abstract="true" id="mysql_database" class="com.alibaba.druid.pool.DruidDataSourc
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他