E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
【FPGA】
Verilog
描述电路的三种方式（结构化、数据流和行为化）
前言众所周知，
Verilog
是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。
单刀FPGA
·
2024-01-29 13:59
Verilog语法
fpga开发
Xilinx
IC
FPGA
altera
FPGA 通过 UDP 以太网传输 JPEG 压缩图片
从摄像机的输入中获取单个灰度帧，使用JPEG标准对其进行压缩，然后通过UDP以太网将其传输到另一个设备（例如计算机），所有这些使用FPGA（
Verilog
）实现。
OpenFPGA
·
2024-01-29 13:23
fpga开发
udp
网络协议
网络
Modelsim SE 10.5安装教程
大学老师爱教VHDL语言，但是进入社会以后，基本都是
Verilog
HDL语言，简单易学，建议用
Verilog
来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO
·
2024-01-29 05:08
FPGA
fpga开发
modelsim
System
Verilog
中数组内置函数sum()的一个注意点
System
verilog
内置了数组求和运算方法(sum())，将数组的所有元素累加起来，返回一个最终值。
谷公子的藏经阁
·
2024-01-29 05:04
SystemVerilog
Systemverilog
数组内置函数
芯片设计
芯片验证
UVM
“OVL断言“和“assert 断言“有什么区别和联系
目录区别：1.OVL断言:2.System
Verilog
`assert`断言:3.设计目的:4.语法:5.特定功能:联系:1.都属于基于断言的验证：2.都用于仿真验证：3.都可用于捕获设计中的问题：OVL
禅空心已寂
·
2024-01-29 03:58
uvm
IC验证
前端
OVL
assert
$hdl_xmr_force，$value$plusargs
rkvtimertb.apbrstn<=0;#20ns;$hdl_xmr_force("rkvtimertb.apbrstn"，“1");//rkvtimertb.apbrstn<=1;endtask在System
Verilog
禅空心已寂
·
2024-01-29 03:57
前端
uvm
systemverilog
系统函数
vivado 将I/O规划项目迁移到RTL、UltraScale的I/O规划体系结构内存IP、UltraScale体系结构内存IP I/O规划设计流程变更、综合I/O规划
端口定义用于为按照规定，使用
Verilog
或VHDL进行RTL设计。差分对缓冲器添加到顶部模块和总线定义也包括在RTL中。项目属性更改为反映RTL项目类型。重要！
cckkppll
·
2024-01-29 02:30
fpga开发
vivado 2018.3 烧写固化FPGA
verilog
代码以及出现的问题解决
vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado直接操作。1、按照网上百度的方法进行设置，如下遇到的第一个问题就是在vivado2018.3的flash型号列表中没有本人使用的flash，怎么办呢，添加flash，添加方法网上有很多，就是在v
cckkppll
·
2024-01-29 02:29
fpga开发
source insight 支持
verilog
及使用技巧
CustomLanguages-SourceInsightsourceinsight支持
verilog
及使用技巧-CSDN博客
lbaihao
·
2024-01-28 13:36
verilog
stm32
单片机
c语言
fpga开发
verilog
编程之乘法器的实现
z=x*y中，x是被乘数，在
Verilog
代码中multiplicand表示，y是乘数，在代码中用multiplier表示。因为x和y都是带符号数，所以应该是用补码乘法，但是如果对x和y求
lbaihao
·
2024-01-28 13:33
verilog
stm32
fpga开发
【数字设计】经纬恒润_2023届_笔试面试题目分享
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计
Verilog
·STA·设计·验证·FPGA·架构·AMBA·书籍【数字设计】经纬恒润_2023届_笔试面试题目分享一
张江打工人
·
2024-01-27 14:08
数字芯片IC笔试面试专题
面试
verilog
fpga
芯片
fpga开发
Barrel Shifter RTL Combinational Circuit——桶移位寄存器System
Verilog
实现
在本博客中，将围绕许多设计中存在的非常有用的电路（桶形移位器电路）设计电路。将从最简单的方法开始实现固定位宽字的单向旋转桶形移位器，最后设计一个具有可参数化字宽的多功能双向桶形移位器电路。BarrelShifter桶形移位器是一种数字电路，可以将数据字移位指定位数，而不使用任何顺序逻辑，仅使用纯组合逻辑。它有一个控制输入，指定它移动的位数。桶移位器类似于移位寄存器（多位），不同之处在于寄存器的移位
疯狂的泰码君
·
2024-01-27 14:07
SystemVerilog
SystemVerilog
数字电路设计——加法器
组合逻辑为：S=A⊕B,Cout=ABS=A\oplusB,Cout=ABS=A⊕B,Cout=AB真值表和原理图符合为：System
Verilog
实现代码：modulehadder(inputlogica
爱寂寞的时光
·
2024-01-26 14:32
电子技术
计算机体系结构
算法
硬件工程
嵌入式硬件
vscode开发FPGA(1)---TEROS_HDL插件报错
2.再将vscode设置
verilog
>linting>modelsim>work的路径指定到此处。二、TerosHDL:modelsim(v
zidan1412
·
2024-01-26 12:31
FPGA
vscode
ide
编辑器
【FPGA
Verilog
开发实战指南】初识
Verilog
HDL-基础语法
这里写目录标题
Verilog
HDL简介与VHDL比较
Verilog
HDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter
醉酒柴柴
·
2024-01-26 09:31
fpga开发
学习
笔记
【
Verilog
】HDLBits刷题 03
Verilog
语言（2）（未完）
二、模块（module）1.实例化Thefigurebelowshowsaverysimplecircuitwithasub-module.Inthisexercise,createoneinstanceofmodulemod_a,thenconnectthemodule'sthreepins(in1,in2,andout)toyourtop-levelmodule'sthreeports(wir
圆喵喵Won
·
2024-01-26 00:11
fpga开发
【USTC】
verilog
习题练习 46-50
46上升沿检测题目描述在实际应用中，我们经常需要对某个信号的边沿进行检测，并以此作为后续动作的触发信号（例如电脑键盘的某个按键被按下或者被松开，在电路中则对应的是电平的变化）。设计一个电路，包含clk信号、1bit输入信号in和1bit输出信号out，当in信号从0变为1时（相对于clk，该信号变化频率很慢），out信号在in信号上升沿附近输出1个时钟周期的高电平脉冲，其余时刻都为0，如下图所示提
enki0815
·
2024-01-25 07:47
Verilog
USTC
fpga开发
verilog
fpga
「HDLBits题解」Cellular automata
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Rule90-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-25 01:53
HDLBits
题解
fpga开发
Verilog
了解
Verilog
中‘signed‘的作用：处理有符号数
了解
Verilog
中’signed’的作用：处理有符号数在
Verilog
中，数据类型'signed'扮演着重要的角色。它用于处理有符号数，为设计者提供了更丰富的表达能力和灵活性。
皮皮宽
·
2024-01-25 00:36
数字ＩＣ设计
数字电路设计
notepad++: 插件fingertext 来创建代码块
我最开始怎么都弄不好，因为global（什么语言都可以）我写的Lang:
verilog
叫我Mr. Zhang
·
2024-01-24 11:48
notepad++
【USTC】
verilog
习题练习 41-45
41下降沿触发的寄存器题目描述在时序逻辑电路中，敏感变量不但可以是触发信号的上升沿（posedge），也可以是下降沿（negedge）,试创建8bit位宽的寄存器，所有DFF都应该由clk的下降沿（负边缘）触发。同时采用高电平有效的同步复位方式，复位值为0x34而不是零。输入格式输入信号clk，时钟信号。输入信号reset，复位信号，高电平有效（复位）。输入信号d，位宽8bit，任意数据信号。输出
enki0815
·
2024-01-24 07:31
Verilog
USTC
fpga开发
verilog
fpga
【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现
测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、
verilog
大屁桃
·
2024-01-23 15:20
FPGA的学习之旅
fpga开发
白平衡算法
ZYNQ
SystemC学习笔记(三) - 查看模块的波形
查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的
Verilog
crazyskady
·
2024-01-23 13:04
SystemC
Simulation
学习
笔记
SystemC
「HDLBits题解」Shift Registers
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Shift4-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-23 13:11
HDLBits
题解
fpga开发
Verilog
Xilinx FPGA 权威书籍指南 基于Vivado 2018 集成开发环境
ff4889i
Verilog
数字系统设计教程_夏宇闻深入浅出玩转FPGA_吴厚航《深入浅出玩转FPGA》视频教程：35课时FPGA项目实例资料合集FPGA从入门到精通.实战篇数字逻辑基础与
Verilog
light6776
·
2024-01-23 13:41
fpga开发
【USTC】
verilog
习题练习 31-35
31if语句与锁存器题目描述使用
verilog
设计电路时，应按照如下流程：确定你需要的电路或逻辑门确定输入输出信号，以及产生输出信号的组合逻辑块确定组合逻辑块后面是否加上一组触发器。
enki0815
·
2024-01-23 10:42
Verilog
USTC
verilog
fpga开发
fpga
【USTC】
verilog
习题练习 36-40
36条件运算符题目描述
Verilog
中有一个跟C语言中类似的三目条件运算符（?:）,其语法格式为：(condition?
enki0815
·
2024-01-23 10:11
Verilog
USTC
fpga开发
verilog
fpga
Quartus联合 ModelSim仿真及测试
插件系列文章目录：（1）modelsim安装使用及Vivado关联（2）VSCode关联VIVADO编辑
Verilog
（3）Modelsim观察波形–基础操作述（4）Quartus联合ModelSim仿真及测试文章目录前言一
C.V-Pupil
·
2024-01-23 08:45
Quartus插件分享
开发语言
fpga开发
vscode
quartus和modelsim联合仿真详细教程
详细步骤如下：1、编辑
verilog
HDL语言本次拟实现组合逻辑功能，其代码如下：此为一组合逻辑电路，其原理图可在quartus中绘制出：此即为实现的功能。
hxyo
·
2024-01-23 08:15
fpga
VHDL/
Verilog
编译错误总结
VHDL编译错误总结VivadoVHDL
Verilog
QuartusVHDL
Verilog
LatticeVHDL
Verilog
VivadoVHDL[Synth8-2778]typeerrorneartxen_sync
FPGA的花路
·
2024-01-23 08:44
IIC总线的原理与
Verilog
实现
IIC总线的原理与
Verilog
实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点：2.2IIC总线协议详解：2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤
FPGA的花路
·
2024-01-23 08:14
接口协议
我的创作纪念日
目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯
Verilog
方案，大部分代码使用
Verilog
实现，但中间的
攻城狮Wayne
·
2024-01-23 07:00
芯片的设计与验证案例
开源项目
嵌入式开发应用案例
fpga开发
Verilog
中的逻辑移位和算术移位仿真
逻辑移位逻辑移位的操作符为右移（>>）高位不够的bit位补0。左移(>>）高位用呼号位补。左移（<<<）,低位补0。实例仿真结果结论对于无符号数，逻辑移位和算术移位结果是一样的。对于有符号数，逻辑右移和算术右移是不一样的。算术右移时，高位需要用符号位补。
re_call
·
2024-01-23 07:30
ASIC设计
ASIC
fpga
verilog
算术移位
逻辑移位
15.1_使用
Verilog
设计：一个简单的状态机设计——序列检测器（可实现重复性检测）
使用
Verilog
设计：一个简单的状态机设计——序列检测器（可实现重复性检测）1，一个简单的状态机设计：可重复性序列检测器2，可重复性状态机序列检测实现2.1，RTL设计代码实现2.2，tb测试代码实现
向兴
·
2024-01-23 06:28
Verilog数字系统设计教程
fpga开发
Verilog前端设计
FPGA高端项目：Xilinx Zynq7020 系列FPGA纯
verilog
图像缩放工程解决方案 提供3套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安
·
2024-01-23 06:52
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
Zynq7020
图像缩放
双线性插值
图像处理
10G光口关于以太网数据包物理接口的分析
1，我试验环境使用移植好的
verilog
-thernet，用网络调试助手进行回环测试，在WIRESHARK抓包也看到没问题：ARP协议有，UDP协议也有，完整的对话。
mcupro
·
2024-01-22 15:03
OpenOFDM_RX
软件无线电
USRP
fpga开发
【system
verilog
】SV Assertion 断言
System
Verilog
Assertion断言总结SV断言是什么？有什么用？SV断言是什么？SV断言有什么用？SV断言怎么用？
飓风_数字IC验证
·
2024-01-22 12:00
system
verilog
硬件工程
【system
verilog
】Mailboxes
mailbox中可以放的数据：数据可以是任何有效的system
Verilog
数据类型，包括类class数据类型。
飓风_数字IC验证
·
2024-01-22 12:30
system
verilog
开发语言
Verilog
Verilog
电路设计中最流行的硬件描述语言，主要用于逻辑建模和仿真验证。运算符及表达式算数运算符：+-*/%赋值运算符：==><=逻辑运算符：&&||!条件运算符：?
阳光8088
·
2024-01-22 10:31
risc-v
HNU-电路电子学-实验2（2021级）
二、实验内容用
VERILOG
语言设计指令译码器；用
VERILOG
语言设计ALU。三、实验过程1、指令译码器A）创建工程（选择的芯片为family=Cyclo
_蟑螂恶霸_
·
2024-01-22 06:08
#
实验_电路电子学
学习
sv数据类型
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录一、内建数据类型一、内建数据类型相应于
verilog
将变量类型（如reg）和线网类型（如wire）区分得如此清楚，在SV中新引入了一个数据类型
飞向星河
·
2024-01-21 22:13
芯片漫游指南学习
fpga开发
嵌入式硬件
【USTC】
verilog
习题练习1-5
1编写
Verilog
代码，使电路输出信号1输入格式无输入输出格式输出1，位宽为1moduletop_module(outputout);//Writeyourcodehereassignout=1;endmodule2
enki0815
·
2024-01-21 20:35
Verilog
USTC
fpga开发
格式化
verilog
/system
verilog
代码插件
1.插件sourcecodehttps://github.com/vhda/
verilog
_system
verilog
.vim2.安装插件解压后copy
verilog
_system
verilog
.vim
weixin_30652897
·
2024-01-21 06:33
开发工具
System
Verilog
验证测试平台：2.2章节：定宽数组
2.2定宽数组相比于
Verilog
1995中的一维定宽数组,System
verilog
提供了更加多样的数组类型,功能上也大大增强。
一只迷茫的小狗
·
2024-01-21 05:31
Systemverilog
systemverilog
system
verilog
中对文件的操作方法
1.打开文件和关闭文件利用$fopen()函数打开文件，打开一个名为filename的文件，filename里可包含文件路径，同时filename为字符串类型，type也为字符串类型，决定对文件的操作方式，可包括如下的操作类型，默认方式为以“w”或“wb”方式打开。注意"w","wb","w+","w+b","wb+"打开文件将会清空文件原有数据。其中“b”用于区别文本文件和二进制文件。如果一个文
ohuo666
·
2024-01-21 05:31
systemverilog
IEEE System
Verilog
Chapter15:Interprocess synchronization and communication
System
Verilog
还提供了一套强大且易于使用的同步和通信机制，这些机制可以
一只迷茫的小狗
·
2024-01-21 05:31
Systemverilog
systemverilog
system
verilog
_用于System
Verilog
和
Verilog
文件的Eclipse插件
system
verilog
SVEditor团队针对System
Verilog
和
Verilog
文件发布了其基于Eclipse的开发环境插件的0.1.1版。
diluan6799
·
2024-01-21 05:28
java
eclipse
maven
linux
大数据
system
verilog
/
verilog
文件操作
1、
Verilog
文件操作
Verilog
具有系统任务和功能,可以打开文件、将值输出到文件、从文件中读取值并加载到其他变量和关闭文件。
一只迷茫的小狗
·
2024-01-21 05:53
Systemverilog
verilog
systemverilog
FPGA高端项目：Xilinx Artix7 系列FPGA纯
verilog
图像缩放工程解决方案 提供4套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集ADV7611i2c配置及采集动态彩条图像缩放模块详解图像缩放模块使用图像缓存视频输出
9527华安
·
2024-01-20 11:03
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
图像缩放
图像处理
双线性插值
Artix7
Xilinx
「HDLBits题解」Latches and Flip-Flops
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Dff-HDLBitsmoduletop_module(inputclk
UESTC_KS
·
2024-01-20 11:33
HDLBits
题解
fpga开发
Verilog
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他