E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
刷题笔记24
题目:
Verilog
hasaternaryconditionaloperator(?:)muchlikeC:(condition?
十六追梦记
·
2024-02-13 15:08
笔记
Verilog
刷题笔记2
题目:Buildacombinationalcircuitwithfourinputs,in[3:0].Thereare3outputs:out_and:outputofa4-inputANDgate.out_or:outputofa4-inputORgate.out_xor:outputofa4-inputXORgate.ToreviewtheAND,OR,andXORoperators,see
十六追梦记
·
2024-02-13 15:38
笔记
Verilog
刷题笔记3
题目:ABitofPracticeGivenseveralinputvectors,concatenatethemtogetherthensplitthemupintoseveraloutputvectors.Therearesix5-bitinputvectors:a,b,c,d,e,andf,foratotalof30bitsofinput.Therearefour8-bitoutputvec
十六追梦记
·
2024-02-13 15:38
笔记
Verilog
刷题笔记5
题目:ABitofPracticeOnecommonplacetoseeareplicationoperatoriswhensign-extendingasmallernumbertoalargerone,whilepreservingitssignedvalue.Thisisdonebyreplicatingthesignbit(themostsignificantbit)ofthesmalle
十六追梦记
·
2024-02-13 15:38
笔记
verilog
刷题笔记002
对于HDLBitsExams/ece2412013q4题标答是从有限状态机入手,分析电路状态的转换以及输出与状态的关系,然后写出驱动方程和状态方程并以此编写描述语言,代码如下:moduletop_module(inputclk,inputreset,input[3:1]s,outputregfr3,outputregfr2,outputregfr1,outputregdfr);//Givestat
xiaobaibaizzf
·
2024-02-13 15:08
fpga开发
verilog
刷题笔记007
Fsmhdlc题状态转换图moduletop_module(inputclk,inputreset,//Synchronousresetinputin,outputdisc,outputflag,outputerr);reg[3:0]state;reg[3:0]next_state;always@(*)begincase(state)0:next_state=in?1:0;1:next_state
xiaobaibaizzf
·
2024-02-13 15:08
fpga开发
verilog
刷题笔记
verilog
languageAdder100i(100位加法器)moduletop_module(input[99:0]a,b,inputcin,output[99:0]cout,output[99:
Susiekejia
·
2024-02-13 15:08
fpga开发
Verilog
刷题笔记30
题目:YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.解题:moduletop_module(input[399:0]a,b,inputcin,outputcout,output[399:0]sum);reg[99:0]cined
十六追梦记
·
2024-02-13 15:37
笔记
HDLBits_
Verilog
刷题笔记
Verilog
Language Basics(一)
前言这个刷题笔记是给自己复习巩固用的,包括自己在刷题的时候遇到的问题,思考,以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工,呜呜这个up不管我学什么都有教程,永远也逃不开脱发的世界~https://space.bilibili.com/318808
cascleright1
·
2024-02-13 15:37
fpga开发
硬件架构
Verilog
和
Verilog
-A有什么区别
Verilog
和
Verilog
-A都是硬件描述语言,用于设计和仿真电子系统。
Verilog
是一种硬件描述语言,广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言,用于描述数字电路的行为和结构。
幻象空间的十三楼
·
2024-02-13 06:44
ASM-HEMT
IC-CAP器件建模
器件学习
IC-CAP软件学习
ADS软件学习
USTC
Verilog
OJ Solutions
科大OJ其对应的英文版:HDLBits刷题网站01输出1moduletop_module(outputone);assignone=1;endmodule02输出0moduletop_module(outputzero);//Modulebodystartsaftersemicolonassignzero=0;endmodule03wiremoduletop_module(inputin,outp
Daniel_187
·
2024-02-13 05:50
其他
fpga开发
Verilog
HDL
risc-v
verilog
中阻塞和非阻塞的区别
Verilong中阻塞赋值与非阻塞赋值的区别参考文献:http://bbs.ednchina.com/BLOG_ARTICLE_1993789.HTM1、阻塞赋值操作符用等号(即=)表示。“阻塞”是指在进程语句(initial和always)中,当前的赋值语句阻断了其后的语句,也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的,即:计算等号右边的值并同时
ime2224
·
2024-02-12 16:38
verilog
【DDR】基于
Verilog
的DDR控制器的简单实现(三)——读操作
上一节【DDR】基于
Verilog
的DDR控制器的简单实现(二)——写操作本文继续以美光(Micron)公司生产的DDR3芯片MT41J512M8RH-093(芯片手册)为例,说明DDR芯片的读操作过程
wjh776a68
·
2024-02-12 11:57
#
DDR
#
Xilinx入门
#
Verilog入门
fpga开发
DDR
Xilinx
Vivado
verilog
信号的状态类型
verilog
专用常见的信号状态有4种,分别是0、1、z、x,其中,0和1是数字电路本身的状态,它的本源是零电平和VDD电平。
Followex
·
2024-02-12 06:14
SoC/ASIC设计原理
fpga开发
硬件架构
ubuntu22.04搭建verilator仿真环境
Verilator是一款开源的硬件描述语言(HDL)仿真器,它可以将
Verilog
转换为C++模型,以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。
·
2024-02-11 18:55
[从零开始学习FPGA编程-28]:进阶篇 - 基本组合电路-奇偶校验生成器(
Verilog
语言版本)
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址:目录第1章奇偶校验生成器1.1什么是奇校验1.2
Verilog
语言描述
文火冰糖的硅基工坊
·
2024-02-11 08:14
从零开始学FPGA编程
fpga开发
组合电路
奇偶校验
verilog
fpga 需要掌握哪些基础知识?
1、数电(必须掌握的基础),然后进阶学模电,2、掌握HDL(
verilog
或VHDL)一般建议先学
verilog
,然后可以学System
Verilog
和VHDL。
宸极FPGA_IC
·
2024-02-11 01:30
fpga开发
fpga
硬件工程
嵌入式硬件
java
stm32
[Keil][
Verilog
][微机原理] 流水灯、存储器、外部中断实验_北京邮电大学计算机原理与应用课程实验报告
计算机原理与应用实验-流水灯、存储器、外部中断实验1实验一流水灯实验1.1实验目的掌握ARM开发工具的使用。掌握基本IO的使用。1.2实验原理及内容电路结构图实现流水灯的电路结构图如图1所示。以两条红色虚线为界,从左至右第一部分为ARM系统部分,第三部分为外围电路,第二部分是接口部分,需要自己将其连接。图1流水灯的电路结构图接线方式为:GPIOF_0~GPIOF_7(P12接口)接LED1~LED
lgc0208
·
2024-02-10 13:25
verilog
keil
mdk
流水灯
存储器
外部中断
CPLD/FPGA/
Verilog
_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题,芯片级的资源有限制,没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust
·
2024-02-10 09:11
Verilog
FPGA
verilog
FPGA工程
工作
芯片
4.1
Verilog
过程结构
关键词:initial,always过程结构语句有2种,initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个initial和always语句,但2种语句不能嵌套使用。这些语句在模块间并行执行,与其在模块的前后顺序没有关系。但是initial语句或always语句内部可以理解为是顺序执行的(非阻塞赋值除外)。每个initial语句或always语句都会产生一个独立
二当家的素材网
·
2024-02-10 00:02
Verilog
教程
fpga开发
数字IC基础协议篇(1)——I2C协议
数字IC基础协议篇(1)——I2C协议写在前面的话I2C协议应用框图I2C数据格式协议注意点I2C读写EEPROM例程(基于i
verilog
和gtkwave)软件环境要求项目框图总结写在前面的话协议介绍
IC_Brother
·
2024-02-09 22:06
数字IC经典电路设计和实践项目
数字IC
FPGA
Verilog
File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str
Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/
verilog
坚持每天写程序
·
2024-02-09 20:53
VIVADO
&
VHDL常见报错
fpga开发
开发语言
Diamond3.5软件的使用--(2)新建工程并生成可烧录文件
相关参考:https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入
verilog
文件===
zidan1412
·
2024-02-09 19:07
FPGA
fpga/cpld
vscode开发FPGA(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装
Verilog
-HDL
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
Verilog
中函数的定义及调用
简介:
Verilog
中函数的定义及调用。
田野麦子
·
2024-02-09 17:48
FPGA相关
function
Modelsim
数字芯片验证入门
文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法System
Verilog
1.随机化策略——随机变量
凳子花❀
·
2024-02-09 16:06
验证
数字IC设计
Verilog
uvm
system
verilog
数字芯片验证
Verilog
刷题笔记25
题目:You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记27
题目:Givena100-bitinputvector[99:0],reverseitsbitordering.解题:moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确:
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记28
题目:A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题:moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记26
题目:Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题:moduletop_module(input[99:0]
十六追梦记
·
2024-02-09 13:01
笔记
3.1
Verilog
连续赋值
关键词:assign,全加器连续赋值语句是
Verilog
数据流建模的基本语句,用于对wire型变量进行赋值。
二当家的素材网
·
2024-02-09 13:30
Verilog
教程
fpga开发
verilog
语法学习_2.时序控制(延时控制 & 时间控制)
文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别:3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类
Verilog
提供了2大类时序控制方法
这么神奇
·
2024-02-09 09:05
verilog
verilog
Verilog
学习笔记(3)——赋值、时序控制
本章主要讲解
Verilog
语句中的赋值部分。
Verilog
中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工
·
2024-02-09 09:34
Verilog学习
verilog
fpga
3.2
Verilog
时延
关键词:时延,惯性时延连续赋值延时语句中的延时,用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的,这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的,分别对应3种不同连续赋值时延的写法。//普通时延,A&B计算结果延时10个时间单位赋值给Zwire Z, A, B ;assi
二当家的素材网
·
2024-02-09 09:58
Verilog
教程
fpga开发
vivado MAX_FANOUT、PARALLEL_CASE (
Verilog
Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
MAX_FANOUT指示Vivado合成寄存器和信号的扇出限制。你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。注:不支持输入、黑匣子、EDIF(EDF)和本地通用电路(NGC)文件。重要!用于UltraScale设备的VivadoDesignSuite不支持NGC格式文件。它是建议您
cckkppll
·
2024-02-09 04:22
fpga开发
【芯片设计- RTL 数字逻辑设计入门 16 --
verilog
CRC-8 实现】
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
CodingCos
·
2024-02-08 23:02
芯片设计
RTL
数字逻辑设计扫盲
FPGA
CRC-8
verilog
CRC-8
【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
文章目录函数实现数据大小端转换函数语法函数使用的规则
Verilog
andTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用
CodingCos
·
2024-02-08 23:01
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
FPGA
大小端转换
fpga
function
【芯片设计- RTL 数字逻辑设计入门 12 --
verilog
有符号数加减法】
文章目录多功能数据处理器描述
verilog
无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157
verilog
代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号
CodingCos
·
2024-02-08 23:31
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
有符号数加减法
FPGA有符号数加减法
【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
文章目录三输入数的大小比较问题分析
verilog
codeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用
CodingCos
·
2024-02-08 16:05
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
三输入数的大小比较
【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
文章目录generate_for
verilog
codetestbenchcode仿真波形for循环
verilog
code仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
generate_for
verilog
for
【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
文章目录移位运算与乘法状态机简介System
Verilog
中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos
·
2024-02-08 16:02
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
使用Verdi或DVE分析波形的一些小技巧
文章目录查看DeltaCycle的方法
Verilog
和SV的仿真调度机制使用Verdi查看DeltaCycle的方法使用DVE查看DeltaCycle的方法Verdi的一些其他小技巧总线拆分事件统计逻辑运算修改参数显示进制查看
小破同学
·
2024-02-08 07:12
IC验证技术
芯片
测试工具
AD9361纯逻辑控制从0到1连载7-根据射频频率计算VCO参数
AD9361从0到1连载8-fastlock之profile存器设置
verilog
实现不管是使用使用何总方法,要修改射频频率,首先需要计算出对应的VCO参数。
冰冻土卫二
·
2024-02-08 07:11
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载3-初始化模块
初始化代码的工作,就是将上个章节生成
verilog
函数中的命令条条执行,碰到需要等待的地方等待,需要读某个标志位的地方就一直读,直到标志位符合要求。下面贴出初始化代码。
冰冻土卫二
·
2024-02-08 07:40
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载2-将脚本转化为
verilog
代码
首先查看一下,上一章我们生成的脚本文件fdd_600m://************************************************************//AD9361R2AutoGeneratedInitializationScript:Thisscriptwas//generatedusingtheAD9361CustomersoftwareVersion2.1.3
冰冻土卫二
·
2024-02-08 07:39
AD9361纯逻辑控制
AD9361
SDR
AD9361脚本转换
AD9361初始化配置
AD9361
python
AD9361纯逻辑控制从0到1连载1-生成初始化脚本
好在ADI官方提供了界面化的软件,可以根据图形化的配置,生成初始化的脚本,我们要做的就是将这个脚本转换为对应的
verilog
语言。
冰冻土卫二
·
2024-02-08 07:09
AD9361纯逻辑控制
AD9361
SDR
AD9361配置软件
AD9361配置详细说明
AD9361初始化配置
【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法
Verilog
Code
verilog
拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘
CodingCos
·
2024-02-08 07:38
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
移位运算与乘法
FPGA
05 06
Verilog
基础语法与应用讲解
05.1.位操作计数器实验升级,设计8个LED灯以每个0.5s的速率循环闪烁(跑马灯)1.1方法1:使用移位操作符<<来控制led灯的循环亮灭设计代码
Verilog
中,判断操作的时候不加位宽限定是可以的
Dale_e
·
2024-02-08 07:36
verilog学习
fpga开发
笔记
学习
经验分享
FPGA的VGA显示基础实验
文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用
Verilog
小艺的小依
·
2024-02-08 06:29
fpga开发
2.1
Verilog
基础语法
格式
Verilog
是区分大小写的。格式自由,可以在一行内编写,也可跨多行编写。每个语句必须以分号为结束符。空白符(换行、制表、空格)都没有实际的意义,在编译阶段可忽略。例如下面两中编程方式都是等效的。
二当家的素材网
·
2024-02-08 03:19
Verilog
教程
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他