E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【FPGA】
ZYNQ学习笔记：基本介绍
可编程的SoC叫做SoPC，
FPGA
就是这样的可编程配置的片上系统，ZYNQ则是在
FPGA
的基础上又加入了嵌入式系统部分。即ZYNQ=F
zkj12340
·
2023-11-20 16:49
学习
笔记
我的数字IC学习路线
引言很多朋友和我一样也是从
FPGA
转行入到数字IC，所以对数字IC很多知识也不是很清楚，我也一样不清楚，我想把我的数字IC学习路线记录在此,全网也没有博客能如此详细的汇总这条路线并且分享出来，本博主希望开一个第一次
ciscomonkey
·
2023-11-20 16:15
数字IC系列
DFT
DFT
tessent
FPGA
实现直流电机驱动(速度位置控制)
一.简介本篇文章将介绍如何使用
FPGA
实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯将其称为环，即速度环和角度环(位置环))。
FPGA之旅
·
2023-11-20 15:45
FPGA
fpga开发
FPGA
驱动eMMC系列(二)-------上电初始化
FPGA
驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。
FPGA之旅
·
2023-11-20 15:15
FPGA
fpga开发
eMMC
FPGA
驱动eMMC系列(三)-----命令的发送与接收
关注微信公众号
FPGA
之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。
FPGA
驱动eMMC系列(二)
FPGA之旅
·
2023-11-20 15:15
FPGA
fpga开发
eMMC
FPGA
语法相关知识合集
一.相关概念1.四种结构说明语句2.initial与always的异同点3.task与function的3个不同点4.task的语法结构(定义及调用)5.function的语法结构(定义及调用)6.function的一个必须有和一个必须没有，使用规则7.自动（递归）函数是什么？8.四种用来输出信息的系统任务是？9.$display()的格式？10.$display()输出不定值和高阻值的规则？11
little ur baby
·
2023-11-20 14:44
fpga开发
FPGA
实现平衡小车(文末开源！！)
FPGA
平衡小车一.硬件介绍底板资源:TB6612电机驱动芯片*2MPU6050陀螺仪WS2812RGB彩色灯*4红外接收头ESP-01SWIFI核心板微相A7_LiteArtix-7
FPGA
开发板电机采用的是平衡小车之家的
FPGA之旅
·
2023-11-20 14:40
FPGA
fpga开发
平衡车
PID
【
FPGA
】IP核
一.IP核是什么IP：知识产权，半导体产业中：在ASIC和
FPGA
中定义为预先设计好的电路功能模块。在使用的时候其他用户可以直接调用IP核心。
おもいね
·
2023-11-20 14:50
FPGA
fpga开发
tcp/ip
网络协议
【
FPGA
】Verilog：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN
目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一
柠檬叶子C
·
2023-11-20 14:19
fpga开发
VivadoAndTcl: read_verilog
#举例如下read_verilogC:/Data/
FPGA
/TopModule.vread_verilog{C:/Data/
FPGA
/TopModule.vC:/Data/
FPGA
/InitModule.v
Unknown_Fighter
·
2023-11-20 11:56
#
VivadoAndTcl
fpga开发
硬件工程
fpga
FPGA
_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）
FPGA
_IIC代码-正点原子野火小梅哥特权同学对比写法（3）工程目的IIC时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示
自小吃多
·
2023-11-20 08:16
FPGA
fpga开发
FIR滤波器的MATLAB与
FPGA
的设计实现
FIR滤波器的MATLAB与
FPGA
的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。
凌云望远
·
2023-11-20 05:23
数字IC设计
FPGA
MATLAB
fir matlab
fpga
,基于Matlab和
FPGA
的FIR数字滤波器设计及实现
截位是滤波器设计的关键，此处的处理方法是：14位的输入数据(14b的ADC)，18位二进制补码表示的滤波器系数，除去符号位，相乘后小数位是13+17=30，加法运算不改变小数位数。另外系统测试电路板用的是USB总线，USB控制器的数据位宽是16，因而把输出数据截到16位，然后送给FIFO，从而传到计算机。截位用VerilogHDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊
·
2023-11-20 05:53
fir
matlab
fpga
基于
FPGA
的FIR数字滤波器设计
clear;closeallfc=1/4;fs=5/16;%输入给定指标Rp=3;As=60;Fs=2;f=[fc，fs];m=[1，0];%计算remezord函数所需参数f，m，devdev=[(10^(Rp/20
fpga和matlab
·
2023-11-20 05:48
★MATLAB算法仿真经验
★FPGA项目经验
fir滤波器
基于
FPGA
的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）
基于
FPGA
的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）引言：有限脉冲响应（FIR）数字滤波器在信号处理中起着重要作用。
心之执着
·
2023-11-20 05:15
fpga开发
matlab
开发语言
Matlab
北邮22级信通院数电：Verilog-
FPGA
（10）第十周实验 实现移位寄存器74LS595
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画
·
2023-11-20 04:41
北邮22级信通院数电实验
fpga开发
循环优先级仲裁~位屏蔽仲裁算法
参考了
FPGA
奇哥（下列视频中UP主）的讲解。应该可以对多路读写DDR3进行操作，仅仲裁，不涉及DMA和Uibuf等。2023年11月所写，暂未进行测试，日后补上。第二天已完成测试，功能可行。
NoNoUnknow
·
2023-11-20 04:40
AXI
读书笔记
小项目
仲裁
NI.LabVIEW.v8.6.1.
FPGA
.Module-ISO 2CD（
FPGA
开发）
Ardence产品:Ardence.RTX.v7.1.SDK1CD（提高windows实时能力的解决方案，其在Windows平台上提供了一个实时子系统）Ardence.RTX.v7.1.Runtime1CD-+虚拟设备及自控+-~~~~~~~~~~~~~~~~~~~美国NI仪器公司产品:NILabView.pro.v8.2.中文版-ISO1CDNI.LabView.v8.6.1-ISO2CDNI.
CGGAO
·
2023-11-20 04:25
DSP芯片TMS320F2812之ADC模块的说明及使用步骤
切记不要将DSP芯片与MCU和
FPGA
混为一谈，它与两者之间都存在交集功能，但不能完全等同。
deer_kernel
·
2023-11-20 01:45
笔记
类型体系与基本数据类型（第二节）
一、设计理念1.1支持不同的计算设备与计算单元GPU和
FPGA
GPU（
Fuxi-
·
2023-11-20 01:41
算法
深度学习
c++
开发语言
EDA实验-----四位乘法器的设计（QuartusII）
二、实验设备PC机一台；
FPGA
实验箱一台。三、实验原理实现并行乘法器的方法又很多种，但
Gretel Tade
·
2023-11-20 01:02
EDA实验
fpga开发
EDA实验
Quartus
II
13.0
Verilog
硬件
EDA实验-----4*4矩阵键盘与数码管显示测试(Quartus ‖)
FPGA
实验开发系统一套。三、实验原理本实验通过扫描4*4矩阵键盘的值，在数码管上显示对应
Gretel Tade
·
2023-11-20 01:02
EDA实验
计算机外设
fpga开发
EDA实验
Verilog
QuartusII
矩阵
Altera_
FPGA
时序约束及设计优化
-------------------------------------------------------------------------------------------一、Altera_
FPGA
Ctrlturtle
·
2023-11-20 01:31
FPGA
Altera
fpga
优化
时序约束
设计
VIVADO时序约束之时序例外（set_false_path）
前言当
FPGA
设计中的逻辑行为不能满足默认的时序要求时，设计者需要使用时序例外语法对该逻辑行为进行处理，例如：有些结果只需每个一个或多个时钟周期捕获一次。
Abel……
·
2023-11-20 01:00
vivado
fpga开发
FPGA
设计时序约束八、others类约束之Set_Case_Analysis
目录一、序言二、SetCaseAnalysis2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、工程示例四、参考资料一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类二、SetCaseAnalysis2.1基本概念Setcaseanalysis（设置案例分析）命
知识充实人生
·
2023-11-20 01:30
FPGA所知所见所解
fpga开发
时序约束
SetCaseAnalysis
Vivado
嵌牛4
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88751502【嵌牛导读】本文使用UDP设计一个
李泽浩
·
2023-11-19 23:56
Critical Warning: Synopsys Design Constraints File file notfound: 'CMTT.sdc'. A Synopsys Design Cons
在使用quartusii进行
FPGA
开发时，遇到如下警告信息：CriticalWarning:SynopsysDesignConstraintsFilefilenotfound:'CMTT.sdc'.ASynopsysDesignConstraintsFileisrequiredbytheTimeQuestTimingAnalyzertogetpropertimingconstraints.Wit
亦可西
·
2023-11-19 18:04
FPGA
QuartusII
quartus
静态时序分析
时序约束
基于Zynq
FPGA
对雷龙SD NAND的测试
文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、测试结果六、总结一、SDNAND特征1.1SD卡简介 雷龙的SDNAND有很多型号，在测试中使用的是CSNP4GCR01-AWM与CSNP32GCR01-AOW。芯片是基于NANDFLASH和SD控制器实现的SD卡。具有强大的坏块管理和纠错功能，
PPRAM
·
2023-11-19 18:01
基于Vivado的硬件设计
fpga开发
嵌入式硬件
硬件工程
硬件架构
FPGA
资源之LUT
资源简介二、LUT查找表资源（SLICEM、SLICEL）三、LUT资源3.1LUT资源工作原理3.2LUT资源内部结构3.3LUT功能的拓展3.4LUT硬件原语一、CLB资源简介 Xilinx7的
FPGA
PPRAM
·
2023-11-19 18:31
基于Vivado的硬件设计
fpga开发
【Synopsys Bug记录】DC综合报错（显示warning：Unable to resolve reference）
该SOC已经成功在
FPGA
上运行了，按理说在设计上是没有问题的。在反复查看综合报告与RTL设计源码后，终于解决了Bug。
PPRAM
·
2023-11-19 18:01
Synopsys
bug
fpga开发
瓷片电容、钽电容、电解电容区别---电源设计中的去耦电容应用实例
很多人搞ARM，搞DSP，搞
FPGA
，乍一看似乎搞的很高深，但未必有能力为自己的系统提供一套廉
KeFan2615
·
2023-11-19 18:15
电路分析
电脑硬件
ZYNQ7020
FPGA
如何从Flash启动的详细步骤
ZYNQ
FPGA
程序固化FLASH一、创建BOOT.bin工具vivado2017.41创建工程。包括创建工程，编写程序，添加约束。2创建一个BD文件。
硬是要得
·
2023-11-19 13:36
Vivado
嵌入式
基于
FPGA
的五子棋（论文+源码）
1.系统设计在本次设计中，整个系统硬件框图如下图所示，以ALTERA的
FPGA
作为硬件载体，VGA接口，PS/2鼠标来完成设计，整个系统可以完成人人对战，人机对战的功能。
沐欣工作室_lvyiyi
·
2023-11-19 12:58
fpga开发
单片机
嵌入式硬件
stm32
毕业设计
物联网
某大厂伺服驱动器量产方案
标配CANopen、高精度运动控制，高速总线通讯，主芯片28335+
FPGA
，已验证过，带can和485通讯，程序代码能自动识别电机参数、惯量识别、低频振动抑制，含MODBUS、CANopen通讯。
cooldog123pp
·
2023-11-19 09:32
其他杂项
医疗
变频器
pcb工艺
工控
电机
FPGA
FPGA
模块——IIC协议（读写PCF8591）
FPGA
模块——IIC协议（读取PCF8591）PCF8591/AT8591芯片对iic协议的使用PCF8591/AT8591芯片低功耗8位CMOS数据采集设备，4路模拟输入，1路模拟输出，分时多路复用
云影点灯大师
·
2023-11-19 07:30
fpga开发
fpga
嵌入式
[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输
二、任务分析本实验的硬件设计部分及vitis均参照了ALINX
FPGA
ZYNQUltrascale+MPSOC教程中实验基于AN9280模块的ADC采集以太网传输，其B站视频链接如下【62】ALINXZynqMPSoCXILINX
FPGA
Laid-back guy
·
2023-11-19 06:24
ZYNQ开发之从入门到入土
fpga开发
arm开发
Zynq上用Lwip接收命令，发送数据
主要的学习资源都来自于Xilinx的官方例子，还有
FPGA
Designer同学的blog。年纪大了，一边带孩子一边学习，效率实在低。还有很多地方搞不明白，只有在以后的日子里慢慢补。
头有点晕™
·
2023-11-19 06:17
zynq
Lwip
fpga开发
嵌入式硬件
网络
LabVIEW编程开发NI-USRP
USRP是市场上最开放、最通用的SDR，可帮助工程师在主机和
FPGA
上使用各种软件开发工具构建系统。有多种选项可用于对基于SDR的系统的主机进行编程。
LabVIEW开发
·
2023-11-19 00:35
LabVIEW知识
labview
LabVIEW开发
LabVIEW
软件无线电
Verilog中双向端口（inout） 的原理和使用方法
Inout端口的实现是使用三态门，如
FPGA
中的管脚复用部分：三态门的第三个状态是高阻态Z。在实际电路中高阻态意味着响应的管脚悬空、断开。当三态
码尔泰
·
2023-11-18 21:13
fpga开发
龙芯杯
LoongArch
ISP 图像信号处理器数字IP实现
ZynqMP-ISPDemo基于KV260(ARM+
FPGA
)平台，设计实现了CIS(AR1335接在IAS1口)配置，MIPI接收，ISP处理，DP显示。3MP-RAW10@30FPS。
Ryan_bian
·
2023-11-18 20:45
Camera
fpga开发
isp
图像处理
AMD：MI300 AI加速器终于来了
AMD（NASDAQ：AMD）是一家领先的半导体公司，以其高性能CPU、GPU、
FPGA
和DPU产品组合而闻名。
松果智能
·
2023-11-18 20:09
互联网
人工智能
【2021集创赛】Arm杯二等奖-基于Arm核的智慧病房手势识别方案
上海交通大学队伍名称：芯灵手巧指导老师：王琴、景乃锋参赛队员：林圣凯、林新源、莫志文总决赛奖项：二等奖1.项目概述1.1选题背景我们的选题背景是考虑到很多卧床病人不便于独自向医护人员提出护理请求，因此我们想到在
FPGA
极术社区
·
2023-11-18 18:15
IC技术竞赛作品分享
arm开发
fpga开发
Xilinx
FPGA
用户原语介绍
不同的厂商，原语不同；同一家的
FPGA
，不同型号的芯片，可以也不一样；原语类似最底层的描述方法。
亦可西
·
2023-11-17 17:23
笔记
FPGA
基础知识
xilinx
FPGA
用户原语
一文最全科普
FPGA
技术知识
FPGA
是可以先购买再设计的“万能”芯片。
EDA365电子论坛
·
2023-11-17 15:15
fpga
运动控制中的精插补和粗插补
最近每天完善这篇博客精插补是运动控制的一个主要技术点，主要由
fpga
完成，对实时性要求较高，目前国内中低端的运动控制器精插补原理基本上都参考了MCX314这个芯片，你可以大概去找一下这个芯片资料，看一下芯片内部结构
寒听雪落
·
2023-11-17 15:18
信号处理_通信原理
matplotlib
自动化
使用FDATOOL生成xilinx中FIR滤波器IP核的系数
FilterDesigner&AnalysisTool”工具界面：2、点击左下角的Setquantizationparameter，设置Filterarithmetic为Fixed-point（定点，由于有些
FPGA
weixin_30249203
·
2023-11-17 10:02
matlab
MATLAB+VIVADO设计FIR滤波器
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、滤波器系数的生成二、
FPGA
的实现1.FIR滤波器IP核2.导入参数总结前言数字信号处理中需要用到FIR滤波器进行一些滤波处理或加窗
judas1801
·
2023-11-17 10:58
fpga
matlab
FPGA
20个例程篇：9.DDR3内存颗粒初始化写入并通过RS232读取（上）
DDR3颗粒作为当前较为常见的一种储存器，在计算机和嵌入式产品中得到广泛应用，尤其是在涉及到大数据量交互的场合，在
FPGA
领域比如视频加速处理、AD高速采集、PCIE上位机开发、SFP万兆光口传输等，几乎都能看到
青青豌豆
·
2023-11-17 07:07
FPGA
20个例程
fpga开发
ZYNQ-RAM
RAM是
FPGA
中常用的基础模块，可广泛应用于缓存数据。本实验主要介绍RAM的读写操作。
冬日暖杨杨
·
2023-11-17 04:07
fpga开发
ZYNQ之
FPGA
片内RAM读写测试实验
文章目录前言一、添加RAMIP核二、编写测试程序三、添加ILA四、分配管脚五、Simulator仿真六、硬件调试总结前言本实验的主要内容是介绍如何使用
FPGA
内部的RAM以及程序对该RAM数据的读写操作
西岸贤
·
2023-11-17 03:36
zynq
zynq
上一页
24
25
26
27
28
29
30
31
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他