E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【FPGA】
详解vivado网表文件DCP文件的封装生成、使用与注意事项
2DCP文件简介DCP文件是vivado独有的一种相当于
fpga
设计中的hdl源文件的加密压缩文件。
风中月隐
·
2023-06-23 03:30
FPGA
vivado
dcp文件
FPGA
网表文件
MicroBlaze Processor hello world实验
MicroBlazeProcessorhelloworld实验实验目的搭建microblaze工程，通过串口打印helloworld，了解microblaze的使用，加深对
FPGA
硬件和软件开发的理解。
weixin_45090728
·
2023-06-23 01:06
ZYNQ学习
fpga开发
一种基于
FPGA
的雷达综合显示模块技术方案
以
FPGA
为核心，开发设计具有多路图像/视频采集、处理、传输、显示等功能的嵌入式视频模块。
zhongxon
·
2023-06-22 20:18
开放PCB原理图资源
PCI-E
板卡
6U
PEX
fpga开发
雷达综合显示
XC7VX690
AURORA
【
FPGA
】译码器、计数器及数码管显示
写在前面万万没想到最后去了
FPGA
岗位，但是
FPGA
只在研一学过，确实忘得差不多了，因此从头把东西过亿边这是某本书上的第一章节，感觉写的还是挺不错的，大概看了一下让我回想起很多知识，个人感觉比较适合学习了
STATEABC
·
2023-06-22 20:45
混口饭吃的FPGA
fpga开发
嵌入式硬件
FPGA
相关名词解释
最近在看
FPGA
，之后要在
FPGA
上做神经网络的优化什么的。以后不懂的名词解释，都会加到这里来。
光年xd
·
2023-06-22 19:20
【文献阅读】[非线性模块]NPE: An
FPGA
-based Overlay Processor for Natural Language
题目：NPE:An
FPGA
-basedOverlayProcessorforNaturalLanguage时间：2021会议/期刊：研究机构：UCLALeiHeNPE:An
FPGA
-basedOverlayProcessorforNaturalLanguageAbstract
feimla
·
2023-06-22 17:38
加速器
fpga开发
MIPI DSI LLP介绍（十二）：
FPGA
MIPIDSILLP介绍（十二）：
FPGA
随着现代电子产品的不断发展，以及人们对高清晰度显示器和高速传输技术的需求，MIPIDSI(MobileIndustryProcessorInterfaceDisplaySerialInterface
code_welike
·
2023-06-22 16:55
Matlab
fpga开发
matlab
Verilog基础之八、多路选择器实现
一、前言选择器在
FPGA
中是基础的组成部分，英文全称为Multiplexer，为一个多输入单输出的结构。
知识充实人生
·
2023-06-22 09:34
Vivado
FPGA所知所见所解
Verilog学习笔记
fpga开发
Verilog
多路选择器
modelsim
XILINX 7系列
FPGA
普通IO与差分IO
《Xilinx
FPGA
开发宝典》目录1，概述2，IO说明3，总结1，概述 本文介绍XILINX7系列
FPGA
普通IO和差分IO的识别方法与注意事项。
月小妖
·
2023-06-22 03:34
《Xilinx
FPGA开发指南》
fpga开发
硬件工程
XILINX
XILINX 4种7系列
FPGA
的特点与应用场景详解
《Xilinx
FPGA
开发宝典》目录1，概述2，性能成本分析3，性能提升方法4，总结1，概述 7系列
FPGA
包括Spartan-7，Artix-7，Kintex-7和Virtex-73类，分别简称为
月小妖
·
2023-06-22 03:34
《Xilinx
FPGA开发指南》
fpga开发
硬件工程
XILINX
XILINX 7系列
FPGA
封装兼容原则及同封装替换注意问题
《电子元器件高级指南》目录1，概述2，封装兼容原则3，注意问题4，总结1，概述 XILINX7系列的
FPGA
同封装的元器件一般都是可以兼容的，在一定程度上可以做到PINTOPIN的替换，本文介绍
月小妖
·
2023-06-22 03:34
《Xilinx
FPGA开发指南》
fpga开发
XILINX
XILINX 7系列
FPGA
封装之芯片常见封装技术详解
《Xilinx
FPGA
开发指南》目录1，概述2，常用封装技术2.1，Wire-bondchip-scale2.2，Wire-bondfine-pitch2.3，Flip-chiplidless2.4
月小妖
·
2023-06-22 03:33
《Xilinx
FPGA开发指南》
fpga开发
芯片封装
XILINX
【软件安装精品文章收录】电子工程类软件安装包&软件安装教程&软件使用教程&软件使用&书籍&小妖收录
电子工程类软件安装精品文章目录（建议收藏）1，收录说明1.1,收录目的1.2,收录原则2，IC3，PCB4，系统5，项目管理6，MCU7，
FPGA
8，小工具9，感谢自荐作者1，收录说明1.1,收录目的
月小妖
·
2023-06-22 03:33
硬件工程
学习
数字电路基础---组合逻辑
目录数字电路基础---组合逻辑1、简介2、实验任务3、程序设计4、仿真验证数字电路基础---组合逻辑
FPGA
或者IC内部的逻辑一般包括组合逻辑和时序逻辑，组合逻辑一般指的是一些门电路或者选择器、比较器一起组成的逻辑
OliverH-yishuihan
·
2023-06-21 22:11
fpga开发
硬件工程
dsp开发
算法
Xilinx
FPGA
JTAG to AXI Master tcl指令超次数后无法显示问题记录
使用Jtag转AXIIP核模拟PC端的控制指令时，当tcl指令过多时，vivado中会报信息：“Message'Labtoolstcl44-481'appears100timesandfurtherinstancesofthemessageswillbedisabled.usethetclcommandset_msg_configtochangethecurrentsettings”此时vivad
扣脑壳的FPGAer
·
2023-06-21 22:22
fpga开发
Linux安装Xilinx USB Blaster设备的方法
发现
FPGA
板卡接上USBBlaster后无法在Linux的Vivado中opentarget，通过以下方法安装挂载USBBlater驱动后，可以正常在Linux电脑上使用Vivado：找到Vivado2023.1
扣脑壳的FPGAer
·
2023-06-21 22:22
linux
fpga开发
AXI仿真之AXI Chip2Chip
最近工作涉及到
FPGA
片间通信功能，针对低带宽、低速访问的配置和状态寄存器，选择LVDS接口进行通信。
扣脑壳的FPGAer
·
2023-06-21 22:21
xilinx原语仿真
html5
stm32
自动驾驶
Zynq CAN控制器：
FPGA
中的控制器
ZynqCAN控制器：
FPGA
中的控制器Zynq是赛灵思公司推出的一款基于ARMCortex-A9架构的SOC芯片，具有集成的
FPGA
和处理器系统，从而实现了高度的可编程性和灵活性。
python&matlab
·
2023-06-21 21:34
fpga开发
matlab
Vivado时序约束TCL命令——获取引脚（get_pins）在
FPGA
设计中起着重要作用。本文将为大家详细介绍get_pins命令的语法和使用方法。
Vivado时序约束TCL命令——获取引脚（get_pins）在
FPGA
设计中起着重要作用。本文将为大家详细介绍get_pins命令的语法和使用方法。
python&matlab
·
2023-06-21 21:04
fpga开发
matlab
【C语言学习】带参宏定义（一）
先看一个带参宏的例子：image也即：#define
FPGA
_WRITE(data_out,base_addr,offset)\((((volatileuint32*)base_addr)[(offset
学以解忧
·
2023-06-21 20:25
SerDes的原理解析
做过
FPGA
的小伙伴想必都知道串口，与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，而且能提供比并行传输更高带宽，而SerDes的主要作用就是把并行数据转化成为串行数据，
FPGA技术联盟
·
2023-06-21 19:24
fpga开发
傻瓜式教程--基于
FPGA
的CYUSB3014双向通信
目前在一些电子产品中，使用主控器加PHY芯片最流行的方式是用
FPGA
+FX3这种搭配来实现USB3.0接口的。赛普拉
FPGA技术联盟
·
2023-06-21 19:23
fpga开发
【
FPGA
入门】第六篇、异步串口通信
7、什么时间点让
FPGA
去采集rx线上的数据？
大屁桃
·
2023-06-21 16:39
FPGA的学习之旅
fpga开发
【
FPGA
入门】第七篇、
FPGA
实现VGA接口驱动
目录第一部分、实验结果1、横的三色彩条效果2、竖的三色彩条效果第二部分、VGA驱动基本知识1、VGA分辨率问题2、VGA驱动波形2.1、工业标准的时序波形图2.2、比上面那张图更容易理解的图2.3、每个区域对应的时间2.4、不同分辨率的表格3、VGA扫描范围问题第三部分、VGA的时序波形图第四部分、VGA的驱动代码1、top-down结构图：2、vga_ctrl.v模块代码：3、top层代码第五部
大屁桃
·
2023-06-21 16:38
FPGA的学习之旅
fpga开发
【NiosII学习】第一篇、如何烧录NiosII工程
目录第一部分、
FPGA
型号不一样第二部分、复制别人的NiosII工程1、详细步骤第三部分、打开QuartusII的工程1、打开QuartusII的工程的步骤2、在Quartus中打开Eclipse软件步骤第四部分
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga
【NiosII训练】第一篇、
FPGA
驱动AD9854基础篇
目录第一部分、前言1、效果图2、选题原因3、闲话第二部分、AD9854的储备知识1、AD9854用来干嘛的2、AD9854的详细介绍3、AD9854注意事项第三部分、我的题目要求1、题目文字描述2、图片3、思路第四部分、我的工程代码1、软核的搭建2、顶层文件的代码3、Ecplise代码第五部分、总结1、实现功能阐述2、结果演示3、接线图4、完整工程第一部分、前言1、效果图先来展示一波，是不是你想要
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga
【
FPGA
入门】第四篇、有限状态机
目录第一部分、一个关于有限状态机的例子第二部分、学会有限状态机的准备知识1、什么是有限状态机？2、为什么需要状态机？3、什么是竞争冒险？3.1、什么情况下会发生竞争冒险？3.2、为什么组合逻辑电路会产生竞争和冒险？3.3、那什么是竞争？什么是冒险？3.4、怎样降低竞争冒险？4、关于状态编码问题第三部分、二段式状态机的编写第四部分、仿真效果第五部分、总结第一部分、一个关于有限状态机的例子啥时候需要用
大屁桃
·
2023-06-21 16:08
FPGA的学习之旅
fpga开发
【
FPGA
】QuartusII13.0全编译Error (119013): Current license file does not support the EP4CE10F17C8 device
QuartulsII全编译时，出现如下错误网上很多人说找到32位的exe可以编译成功，但是凭啥64位的就不行了？而且我32位的也不行这种情况就是没破解好，但LicenceSetup显示已经破解好了：检查发现自己的破解器是32位的，如果不注意的话当作64位破解器来破解64位exe，表面上也是破解成功的，编译时也不提示没有Licence，而是提示上面那个错误，但其实是在64位exe中用了32位的Lis
外来务工人员徐某
·
2023-06-21 10:58
FPGA
fpga
编译器
【
FPGA
】QuartusII13.0实现组合逻辑 3/8 译码器
3/8译码器一般用于资源扩展，如驱动led阵列时，即使是
FPGA
，IO资源也明显不足，借此可以扩展出更多的IO口，通过实现3/8译码器，记录一下
FPGA
开发的基本步骤1.代码编写moduledecoder3
外来务工人员徐某
·
2023-06-21 10:58
FPGA
fpga
译码器
仿真器
基于STM32 ARM+
FPGA
的电能质量分析仪方案（一）硬件设计
本章主要给出了本系统的设计目标和硬件设计方案，后面详细介绍了硬件电路的设计过程，包括数据采集板、
FPGA
+ARM控制板。
深圳信迈科技DSP+ARM+FPGA
·
2023-06-21 10:15
电力应用
fpga开发
基于STM32 ARM+
FPGA
的电能质量分析仪方案（二）软件设计
本部分主要介绍
FPGA
+ARM控制部分的软件设计。
FPGA
+ARM控制部分包括VerilogHDL硬件描述语言和C语言的开发。
深圳信迈科技DSP+ARM+FPGA
·
2023-06-21 10:44
电力应用
fpga开发
Vivado 下 LED 流水灯实验
目录Vivado下LED流水灯实验1、实验简介2、实验环境3、实验原理3.1、LED硬件电路3.2、程序设计4、Vivado工程4.1、创建工程8.选择所用的
FPGA
器件4.2、编写流水灯的verilog
OliverH-yishuihan
·
2023-06-21 05:40
FPGA学习-实战
fpga开发
首个真正的90纳米非易失
FPGA
系列LatticeXP2 LFXP2-17E-6FTN256I分析与功能实现
设计使用了业界最先进的非易失
FPGA
工艺，开发了90纳米嵌入式闪存工艺，LatticeXP2具有“瞬时”性能，缩小了非易失器件的尺寸，还增强了设计安全性、RAM备份，以及现场更新能
Hailey深力科
·
2023-06-21 05:00
深力科90纳米非易失FPGA
深力科LatticeXP2
莱迪思深力科电子
LFXP2-17E深力科
莱迪思深力科FPGA
MachXO2系列
FPGA
LCMXO2-7000HC-4TG144C-可编程逻辑器件介绍
莱迪思深力科MachXO2系列LCMXO2-7000HC-4TG144C是高度可配置的串行逻辑器件（PLD），具有低误差，具有和高系统集成等特性。MachXO2系列逻辑密度增加了3倍，嵌入存储增加了10倍，静态降低100倍，而成本降低30％，因此广泛使用在系统中应用如通信架构，计算，高端工业和高端医疗以及消费类电子产品如智能手机，数码相机，GPS设备，移动计算等。瞬时启动，迅速实现控制——启动时间
Hailey深力科
·
2023-06-21 05:00
莱迪思深力科电子
MachXO2系列深力科
深力科LCMXO2-7000
可编程逻辑器件深力科电子
深力科FPGA
一文带你认识
FPGA
LCMXO2-7000HC-4FG484C 带你深入了解其原理及特点
莱迪思深力科LCMXO2-7000HC-4FG484CMachXO2系列可编程逻辑器件(PLD)由六个超低功耗、即时启动、非易失性PLD组成，可提供256至6864个查找表(LUT)的密度。MachXO2系列PLD提供多种特性，例如嵌入式块RAM(EBR)、分布式RAM和用户闪存(UFM)，这些特性使这些器件能够用于低成本、大容量的消费者和系统中应用程序。器件采用65nm非易失性低功耗工艺设计，M
Hailey深力科
·
2023-06-21 05:00
莱迪思深力科电子
LCMXO2-7000深力科
深力科MachXO2系列
FPGA深力科
深力科FPGA可编程逻辑IC
LatticeXP2深力科 LFXP2-8E-6TN144I 灵活的flexiFLASH架构 应用笔记介绍
LatticeXP2深力科LFXP2-8E-6TN144I是一款瞬时上电、安全、小尺寸的
FPGA
，具有多功能的开发平台,采用flexiFLASH™架构，结合了一个基于
FPGA
基本结构的4输入查找表（LUT
Hailey深力科
·
2023-06-21 05:58
LatticeXP2
深力科
深力科LFXP2-8E
深力科flexiFLASH架构
莱迪思深力科电子
深力科FPGA和CPLD
vivado2020在编译过程中报错总结
目前在使用vivado2020.2和vivado2018.2调试
FPGA
，由于以前没有使用过vivado，在调试过程中遇到不少问题，为防止以后再遇到类似问题浪费时间去解决这些本不该出现的错误，在此对这些常见错误进行总结
wkonghua
·
2023-06-21 00:18
FPGA开发
嵌入式开发基础知识
FPGA
和CPLD芯片选型介绍（一）
两类芯片现状对比
FPGA
和CPLD的区别：1、CPLD的逻辑阵列使用可重复编程的EEPROM或Flash技术来实现（乘积项结构）；而
FPGA
利用SRAM技术（查找表）。
wkonghua
·
2023-06-21 00:18
FPGA
FPGA开发
FPGA
CPLD
差异
选型
FPGA
和CPLD芯片选型介绍（二）
FPGA
器件选型（以Xilinx和Altera为例）器件选型是件很严肃的事情，既要考虑性能又要兼顾成本，还要考虑长期供货的稳定性，因此很考验工程师的知识广度储备。
wkonghua
·
2023-06-21 00:18
FPGA
FPGA开发
FPGA/CPLD
器件选型
xilinx
altera
PLC原理及PLC+
FPGA
（SOC）架构方案简介
一、PLC原理简介工业生产和科技的发展都离不开PLC的自动化控制，PLC可以广义的理解为：集中的继电器延伸控制柜，实际的生产应用中，PLC大大的节省了工业控制的成本，加强了设备的集中管理和自动控制。PLC（ProgrammableController，可编程程序控制器）它是一个以微处理器为核心的数字运算操作的电子系统装置，专为在工业现场应用而设计，它采用可编程序的存储器,用以在其内部存储执行逻辑运
wkonghua
·
2023-06-21 00:14
嵌入式开发科普性文章
fpga开发
架构
PLC
ZYNQ——锁相环(PLL)实验
介绍二、添加时钟IP三、设计源代码四、仿真测试五、添加ILAIP六、分配引脚七、板上验证八、示波器输出九、问题汇总一、介绍ZYNQ开发板上只有一个50MHz的时钟输入，如果要用到其他频率的时钟，就需要通过
FPGA
西岸贤
·
2023-06-20 23:50
zynq
zynq
Vivado
FPGA
基础知识-编程语言接口
目录学习目标：学习内容：1.PLI的使用2.PLI任务的连接和调用3.内部数据的获取4.PLI库子程序学习时间：学习产出：学习目标：解释在Verilog仿真中如何使用PLI子程序。描述PLI的用途。定义用户自定义系统任务和函数以及用户自定义C子程序。理解用户自定义系统任务的连接和调用。从概念上解释在Verilog仿真器内部如何表示PLI区别并描述怎样使用两类PLI库子程序:access子程序和ut
第二层皮-合肥
·
2023-06-20 23:42
FPGA设计-基础篇
fpga开发
RISC-V处理器的设计与实现——基本指令集
本人小白一枚，在学习
FPGA
的过程中偶然刷到了tinyriscv这个开源项目，并且自己对计算机体系结构的知识也很感兴趣，所以想参考这个开源项目做一个基于RISC-V指令集的CPU，下面是tinyriscv
Patarw_Li
·
2023-06-20 18:11
RISC-V处理器设计
risc-v
fpga开发
学习
【
FPGA
入门】第五篇、按键消抖
在
FPGA
的开发过程中，按键也不是理想状态。所以在按下按键和松开按键的瞬间都是存在机械抖动的。这种抖动可分为前抖动（按下瞬间带来的抖动），后抖
大屁桃
·
2023-06-20 15:12
FPGA的学习之旅
fpga开发
模块化互联产品 --青翼自研 模拟采集FMC子卡产品资料
该模块遵循VITA57.1标准，可直接与
FPGA
载卡配合使用，板卡ADC器件采用ADI的AD9680芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技
·
2023-06-20 10:30
雷达与基带信号处理
信号采集
数据采集
5G
青翼自研-模块化互联产品 • 模拟采集FMC子卡产品资料
该模块遵循VITA57.1标准，可直接与
FPGA
载卡配合使用，板卡ADC器件采用ADI公司的AD9208芯片，，与ADI公司的AD9689可以实现PIN脚兼容。
北京青翼科技
·
2023-06-20 10:30
科技
信号处理
fpga开发
硬件工程
基带工程
青翼科技自研模块化互联产品 • 模拟采集FMC子卡【产品资料】
该模块遵循VITA57.1标准，可直接与
FPGA
载卡配合使用，板卡ADC器件采用TI的ADS54J60芯片，该芯片具有两个模拟输入通道和两个JESD204B输出数据通道对，可用于高达2GHz的宽带模拟信号采样
北京青翼科技
·
2023-06-20 10:28
科技
5G
Verilog 编程规范
定义7、信号命名8、always块描述方式9、assign块描述方式10、空格和TAB11、注释12、模块例化13、其他注意事项Verilog编程规范本节主要给大家介绍下编程规范，良好的编程规范是一个
FPGA
OliverH-yishuihan
·
2023-06-19 18:14
fpga开发
dsp开发
嵌入式硬件
硬件工程
HDL抽象等级 仿真模型 网表 delay speicfy与sdf
•RTL级模型：主要用于集成电路的设计（ASIC，SOC或
FPGA
等），重点在于电路实现，在于如
cy413026
·
2023-06-19 15:13
gate-level和rtl
FPGA
时序约束--进阶篇（主时钟约束）
在
FPGA
设计中，时序约束的设置对于电路性能和可靠性都至关重要。在上一篇的文章中，已经详细介绍了
FPGA
时序约束的基础知识。
FPGA狂飙
·
2023-06-19 14:05
FPGA时序约束
fpga开发
fpga
vivado
时序约束
tcl命令
上一页
68
69
70
71
72
73
74
75
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他