【FPGA】第72页

QuartusII（15.0）与Altera-Modelsim联调仿真

FPGA仿真有很多，如simulink、moselsim等。本文介绍如何使用quartus与altera-modelsim联调进行仿真。第一步：你的VHDL文件正确编译，没有error（警告可忽略）。

有勇有谋·2023-06-18 05:45

FPGA验证学习（五）：SoC的总线架构

前言SoC的发展离不开应用领域的需求牵引。在根据需求进行片上系统设计时，不仅要考虑SoC本身，而且还要考虑SoC应用产品的需求，重点关注特定IP获取和系统总体结构（性能、功耗、成本、可靠性、适用性）的评估。为了提高开发模块的重复利用率，降低开发成本，用户采用SoC总线（芯片内部）、芯片间总线（如SPI、I2C、UART、并行总线）、板卡间总线（如ISA、PCI、VME）、设备间总线（如USB、13

Hkcoco·2023-06-18 00:58

FPGA vivado2019 vitis导入sdk工程, vivado VITIS导入SDK工程

2019之前的工程是SDK开发的,在2019上没有launchsdk这个选项,而是在tools/Vitis下1升级工程这里要升级忽略2reportip选中全局,生成检查状态，然后升级IP3生产bit流这个过程有点久,等待弹窗出来就OK,最好把projectmanager打开,打开代码然后保存一遍再生成4ExportHardware5tools/launchvitis启动vitis6导入SDK环境选

a2267542848·2023-06-17 22:03

STM32 10个工程篇：1.IAP远程升级（四）

当笔者工作上刚接触到STM32IAP升级的时候，实事求是地说存在各种各样的困惑，所以这也是驱动我去撰写博客的动力，有很多CSDN朋友看过“FPGA基础知识”和“FPGA20个例程”专栏后私

青青豌豆·2023-06-17 18:28

Vivado时序约束基础

今天这篇博客，笔者向大家简单介绍XilinxFPGA中的Vivado时序约束基础知识，也为后续的学习打好铺垫。

青青豌豆·2023-06-17 18:25

DSP学习资料：基于6U VPX的 XC7VX690T+C6678的双FMC接口雷达通信处理板

高性能VPX信号处理板主要包含大规模FPGA、多核DSP、大容量DDR3存储器、FMC插槽、扩展IO、板载时钟等，模块原理框图如下图

hexiaoyan827·2023-06-17 07:56

阿里云云主机：ECS/轻量/虚拟主机/GPU/云电脑详解

阿里云云主机分为云虚拟主机、云服务器ECS、轻量应用服务器、GPU云服务器、弹性裸金属服务器、专有宿主机、FPGA云服务器、高性能计算E-HPC、无影云电脑等，阿里云百科来详细说下阿里云云主机详解：目录阿里云云主机云服务器

运维FUN·2023-06-17 06:46

【FPGA】关于软核、固核、硬核的区别

在基于FPGA的数字系统设计当中，如果每个模块都自己编写的话，工作量和设计周期就太长了，因此个大FPGA器件厂商，在其自家的EDA软件当中预先写好了一些模块，比如数字信号处理的FFT、FIR、DDS、CIC

风声holy·2023-06-17 05:41

「FPGA」基本时序电路元件——锁存器和触发器

「FPGA」基本时序电路元件——锁存器和触发器文章目录「FPGA」基本时序电路元件——锁存器和触发器1.最简单的双稳态元件2.SR锁存器3.D锁存器（datalatch）4.D触发器5.寄存器（register

风声holy·2023-06-17 05:06

组合逻辑毛刺消除

目录组合逻辑毛刺消除1、简介2、实验任务3、程序设计1、组合逻辑输出加寄存器2、信号同步法（1）信号延时同步法（2）状态机控制3、格雷码计数器4、仿真验证组合逻辑毛刺消除信号在IC/FPGA器件中通过逻辑单元连线时

OliverH-yishuihan·2023-06-17 05:27

二、4【FPGA】简单的组合逻辑——设计多路选择器

2.2、波形图绘制2.3、端口信号信息与真值表2.4、代码编写三、逻辑仿真3.1、仿真文件编写3.2、仿真波形图对比四、上板验证1、管脚约束2、实际验证前言学习说明：以下为本人学习笔记学习视频：是根据野火FPGA

追逐者-桥·2023-06-17 05:56

【FPGA】Verilog：锁存器 Latch | RS Flip-Flop 与 D Flip-Flop 的实现

写在前面：本章将理解RS/D锁存器的概念，了解RS/D/JK触发器的概念，使用Verilog实现各种锁存器(Latch)和翻转器(Flip-Flop)，并通过FPGA验证用Verilog的实现。

柠檬叶子C·2023-06-17 04:59

【FPGA入门】第一篇、Verilog基本语法常识

目录第一部分、不同的变量类型1、wire和reg的区别2、如何对变量进行赋值呢？3、什么是阻塞？什么是非阻塞？第二部分、变量位宽的定义1、各种系统默认情况2、变量位宽声明方式3、表明位宽的情况下，赋值方式4、两个模块之间例化，不定义变量直接用的方式5、常用的变量定义为参数第三部分、赋值语句1、assign和always赋值语句的区别2、assign和always赋值语句的例子3、inital语句4

大屁桃·2023-06-17 03:12

FPGA基础知识-实用建模技术

目录学习目标：学习内容：1.过程连续赋值2.改写参数3.条件编译和执行4.时间尺度5.常用的系统任务学习时间：学习总结学习目标：提示：这里可以添加学习目标1.掌握怎样在模块调用时用defparam语句重新定义参数值J解释条件编译和Verilog插述部件的执行。·2.认识和理解系统任务，如文件输出、显示层次、选通显示(strobing)、随机数生成、存储器初始化和值变转储等系统任务。3.描述过程连续

第二层皮-合肥·2023-06-17 02:39

FPGA基础知识-任务和函数

目录学习目标学习内容1.任务和函数的区别2.任务3.函数学习时间学习总结学习目标：1.理解任务和函数之间的区别。2.理解定义任务所需的条件，学会任务的声明和调用。3.理解定义函数所需的条件．学会函数的声明和调用。学习内容：提示：这里可以添加要学的内容1.任务和函数的区别在Verilog中，任务和函数用于不同的日的。我们将在下面的几节中,对两者进行更详细的讨论。但是，在学习之前，理解两者之间的区别是

第二层皮-合肥·2023-06-17 02:36

阿里云主机详解：ECS/轻量/虚拟主机/GPU/裸金属/云电脑详解

阿里云云主机分为云虚拟主机、云服务器ECS、轻量应用服务器、GPU云服务器、弹性裸金属服务器、专有宿主机、FPGA云服务器、高性能计算E-HPC、无影云电脑等，阿里云百科来详细说下阿里云云主机详解：目录阿里云云主机云服务器

aliyunbaike·2023-06-16 17:09

【FPGA零基础学习之旅#7】BCD计数器设计

欢迎来到FPGA专栏~BCD计数器设计☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-06-16 14:02

【FPGA零基础学习之旅#6】ip核基础知识之计数器

欢迎来到FPGA专栏~ip核基础知识之计数器☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-06-16 14:32

【FPGA零基础学习之旅#8】阻塞赋值与非阻塞赋值讲解

欢迎来到FPGA专栏~阻塞赋值与非阻塞赋值☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注

小夏与酒·2023-06-16 14:28

【国产虚拟仪器】基于ARM+FPGA+8通道高速AD代替美国国家仪器的电能质量分析仪设计（一）NI方案介绍

一、背景：基于美国国家仪器的采集方案介绍本文设计的电能质量分析仪数据分析系统以NI公司的NationalInstrumentsLabVIEW2018作为软件开发平台，结合硬件平台，实现数据的采集、波形显示和数据分析。硬件电路的主要作用是对电网信号进行降幅调理，它承担着将电网信号转换为能够输入计算机进行分析的信号的任务，所以硬件结构对于整个设计而言至关重要。3.1信号调理电路设计3.1.1调理电路整

深圳信迈科技DSP+ARM+FPGA·2023-06-16 14:19

AM62X+FPGA+AD+vxworks实时操作系统数据采集处理解决方案

SpecificationDescription处理器AM6231atupto1.2GHz操作系统VXWORKS存储DDR4,8GBEMMC接口•PrPMC接口•1个USB2.0•3路RMII•1路RS485•1路IRIGB•1路RS232调试接口JTAG/COPdebugport工业环境监测设备：SpecificationDescription处理器AM6231atupto1.2GHz操作系统V

深圳信迈科技DSP+ARM+FPGA·2023-06-16 14:16

图像处理代码集合

XPixelGroup/BasicSR.gitBasicSR(BasicSuperRestoration)是一个基于PyTorch的开源图像视频复原工具箱,比如超分辨率,去噪,去模糊,去JPEG压缩噪声等.人脸超分重建GFPGAN-https

上单之光·2023-06-16 12:41

深度学习FPGA实现基础知识11

需求说明：深度学习FPGA实现知识储备来自：时间的诗一、百度百科吴恩达（1976-，英文名：AndrewNg），华裔美国人，是斯坦福大学计算机科学系和电子工程系副教授，人工智能实验室主任。

北雨·寒冰~·2023-06-16 11:37

基于MAX-10 FPGA 读取超声波模块HC_SR04距离数据到数码管上

基于MAX-10FPGA读取超声波模块HC_SR04距离数据到数码管上文章目录基于MAX-10FPGA读取超声波模块HC_SR04距离数据到数码管上实验现象简单介绍超声波测距模块HC_SR04模块框图模块编写测距信号源距离计算数码管模块顶层模块实验现象将

849879773·2023-06-16 09:09

开关电源环路补偿

因为开关电源的负载多数情况下都是数字IC，其电流会随着逻辑功能的变化而变化，比如FPGA在进行配置时，电流会增大一倍以上。而开关电源的输入电压也会有一定程度的波动。

小菜菜13·2023-06-16 05:24

FPGA图像处理的一些方法、原理和算法优缺点介绍

目录一、FPGA图像处理的基本原理二、FPGA图像处理的方法1.图像滤波2.边缘检测3.图像分割4.图像增强5.图像目标提取算法6.注意事项三、FPGA图像处理的应用1.医学影像2.工业检测3.安防监控四

SteveRocket·2023-06-16 03:29

FPGA_学习_05_管脚约束

江湖上都叫我秋博·2023-06-16 01:35

FPGA_学习_06_按键控制LED

本文的实验主要用于按键驱动LED灯的亮灭，重心主要是对于按键亚稳态的处理上，什么是亚稳态？亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。若不对异步信号进行处

江湖上都叫我秋博·2023-06-16 01:35

FPGA_学习_07_按键消抖

机械按键是常用的器件，但在机械按键使用的过程中，总伴随着抖动，在本次实验中，我们将完成按键的去抖，并且通过按键控制LED亮灭。理想情况下，按键按下过后，按键处为低电平，当按键释放过后恢复为高电平，但在实际情况下，由于按键采用的机械结构，当按键按下过后，电平不能立即保持为低，会有一段时间的跳变后才稳定，保持为低。同理，当按键释放的时候，电平不能立即保持为高，也有一段时间的不稳定状态。在本次实验中，通

江湖上都叫我秋博·2023-06-16 01:35

FPGA_学习_08_有限状态机

状态机是FPGA编程必学内容之一，因为状态机在项目用的特别多。那为什么状态机这么重要呢？

江湖上都叫我秋博·2023-06-16 01:34

FPGA基础知识-行为及建模

目录学习目标学习内容1.结构化过程语句2.过程赋值语句3.时序控制4.条件语句5.多路分支语句6.循环语句7.顺序块和并行块8.生成块学习时间学习产出学习目标：解释结构化过程always和initial在行为级建模中的重要性,定义阻塞(blocking〉和非阻塞(non-blocking)过程性赋值语句.理解行为级建模中基于延迟的时序控制机制。学习使用一-般延迟、内嵌愆值延迟和零延迟:理解行为级建

第二层皮-合肥·2023-06-16 00:29

fpga驱动oled iic显示代码_【正点原子FPGA连载】第十八章PS通过VDMA驱动LCD显示实验领航者 ZYNQ 之嵌入式开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA

weixin_40001025·2023-06-15 23:39

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

-zynq-ultrascale-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册，请自行在DocNav中查阅基于设备：FPGA

sheng_gao·2023-06-15 23:09

基于Xilinx FPGA的AXI Direct Memory Access (Scatter Gather Engine模式) 行为分析及软件操作流程

1、引言我们在FPGA上进行数据处理或者信号处理时，通常会遇到从片上存储器RAM读取数据至片内，或者将片内的结果直接暂存至片外的RAM。

neufeifatonju·2023-06-15 23:38

【Xilinx】开发环境（五）- 基于Petalinux配置，单独编译uboot，Linux内核

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2023-06-15 23:43

【手撕代码】同步 FIFO、LIFO/Stack

FIFO是FPGA设计中最有用的模块之一。FIFO在模块之间提供简单的握手和同步机制，是设计人员将数据从一个模块传输到另一个模块的常用选择。

碎碎思·2023-06-15 21:36

QT C++入门学习(2) QT Creator写一个简单的上位机控制LED

典型设备：PLC、stm32、51、FPGA、ARM等各类可编程芯片。上位机软件：用于完成上位机操作交互的软件

吾爱技术圈·2023-06-15 15:05

串口RS232的学习

2、rx的位宽为1bit，PC机通过串口调试助手往FPGA发送8bit数据时，FPGA通过串口线rx一位一位的接收数据，从最低位到最高位依次接收，最后在FPGA里面位拼接成8bit数据。

GGGLF·2023-06-15 11:29

NI VeriStand

概览本文简要概述了NIVeriStand以及如何创建实时测试应用程序，并介绍如何结合NILabVIEW等不同软件环境采用不同的方式创建额外的功能，如模型导入、FPGA功能自定义以及将NILabVIEWRun-Time

weixin_39926429·2023-06-15 11:54

3U VPX XC7VX690T计算处理板

3UVPX计算处理板卡外观：板载FPGA介绍：XC7VX690TT-2FFG1761i同Xilinx公司的Kintex-7FPGA系列比起来，Virtex-7系列有更高的性能。国内应用相当广泛。

zhongxon·2023-06-15 03:05

FPGA基础知识-数据流建模

目录学习目标学习内容1.连续赋值语句2.延迟3.表达式、操作符合操作数4.操作符类型学习时间学习总结学习目标：提示：这里可以添加学习目标1.讲述连续赋值语句，对于连续赋值语句的限制以及隐式连续赋值语句2.解释赋值延迟，隐式赋值延迟以及用于连续赋值语句的线网声明延迟3.定义表达式，操作符，操作数4.列表解释所有类型的操作符，包括算术操作符、逻辑操作符、关系操作符、等价操作符、按位操作符、缩减操作符、

第二层皮-合肥·2023-06-14 22:15

--基于VU13P FPGA的4路FMC接口基带信号处理平台-青翼自研【TES641】

板卡概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P

北京青翼科技·2023-06-14 21:37

FMC123--高速数据采集FMC子卡模块

该模块遵循VITA57.1标准，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9208芯片，，与ADI公司的AD9689可以实现

北京青翼科技·2023-06-14 21:36

产品资料--模块化互联产品模拟采集FMC子卡

该模块遵循VITA57标准，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI的AD9684芯片，DAC器件采用ADI公司的AD9739芯片，用户可以通过SPI接口配置芯片的工作状态，ADC芯片内部包含

北京青翼科技·2023-06-14 21:05

基于FPGA和Matlab实现的FFT功能验证

一、FFT设计验证思路1、基于Matlab与FPGA的混频sin信号的FFT验证，分别在Matlab和FPGA开发环境上实现相同的FFT功能设计。

小灰灰的FPGA·2023-06-14 12:11

基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

**基于fpga的图像处理之图像灰度化处理**本文的思路框架：①本文采用两种算法进行灰度处理，平均法和加权均值法；加权均值法采用了直接公式求解和查找表两种方式验证②FPGA设计中三个设计技巧，可用于工程项目借鉴

小灰灰的FPGA·2023-06-14 12:11

基于fpga的图像处理之3x3_5x5算子模板中值排序

本文的思路框架：①本文介绍3x3算子模块和5x5算子模块中，矩阵转化成串行数据后，对其排序，并获取矩阵中值数据；②本例程中采用的FPGA设计技巧，可用于借鉴，一是采用for循环实现串行数据转化并行数据；

小灰灰的FPGA·2023-06-14 12:41

FPGA逻辑笔试题（七）

31、在FPGA设计中，如果时钟信号没有走全局时钟网络，会有什么影响？

小灰灰的FPGA·2023-06-14 12:11

UART数据发送和接收（Verilog）

UART数据发送和接收（Verilog）UART通信的原理，FPGA来实现UART通信中的数据发送和接收一、UART通信原理UART即异步串行通信。

小灰灰的FPGA·2023-06-14 12:10

基于fpga的图像处理之3x3_5x5算子模板设计

本文的思路框架：①本文采用支持3x3算子模块和5x5算子模块的生成，用于后一级别的算法输入②本例程中采用的FPGA设计技巧，可用于借鉴，一是generateif参数定义；二是调用xilinx和altera

小灰灰的FPGA·2023-06-14 12:07

推荐频道

【FPGA】

QuartusII（15.0）与Altera-Modelsim联调仿真

FPGA验证学习（五）：SoC的总线架构

FPGA vivado2019 vitis导入sdk工程, vivado VITIS导入SDK工程

STM32 10个工程篇：1.IAP远程升级（四）

Vivado时序约束基础

DSP学习资料：基于6U VPX的 XC7VX690T+C6678的双FMC接口雷达通信处理板

阿里云云主机：ECS/轻量/虚拟主机/GPU/云电脑详解

【FPGA】关于软核、固核、硬核的区别

「FPGA」基本时序电路元件——锁存器和触发器

组合逻辑毛刺消除

二、4【FPGA】简单的组合逻辑——设计多路选择器

【FPGA】Verilog：锁存器 Latch | RS Flip-Flop 与 D Flip-Flop 的实现

【FPGA入门】第一篇、Verilog基本语法常识

FPGA基础知识-实用建模技术

FPGA基础知识-任务和函数

阿里云主机详解：ECS/轻量/虚拟主机/GPU/裸金属/云电脑详解

【FPGA零基础学习之旅#7】BCD计数器设计

【FPGA零基础学习之旅#6】ip核基础知识之计数器

【FPGA零基础学习之旅#8】阻塞赋值与非阻塞赋值讲解

【国产虚拟仪器】基于ARM+FPGA+8通道高速AD代替美国国家仪器的电能质量分析仪设计（一）NI方案介绍

AM62X+FPGA+AD+vxworks实时操作系统数据采集处理解决方案

图像处理代码集合

深度学习FPGA实现基础知识11

基于MAX-10 FPGA 读取超声波模块HC_SR04距离数据到数码管上

开关电源环路补偿

FPGA图像处理的一些方法、原理和算法优缺点介绍

FPGA_学习_05_管脚约束

FPGA_学习_06_按键控制LED

FPGA_学习_07_按键消抖

FPGA_学习_08_有限状态机

FPGA基础知识-行为及建模

fpga驱动oled iic显示代码_【正点原子FPGA连载】第十八章PS通过VDMA驱动LCD显示实验领航者 ZYNQ 之嵌入式开发指南...

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

基于Xilinx FPGA的AXI Direct Memory Access (Scatter Gather Engine模式) 行为分析及软件操作流程

【Xilinx】开发环境（五）- 基于Petalinux配置，单独编译uboot，Linux内核

【手撕代码】同步 FIFO、LIFO/Stack

QT C++入门学习(2) QT Creator写一个简单的上位机控制LED

串口RS232的学习

NI VeriStand

3U VPX XC7VX690T计算处理板

FPGA基础知识-数据流建模

--基于VU13P FPGA的4路FMC接口基带信号处理平台-青翼自研【TES641】

FMC123--高速数据采集FMC子卡模块

产品资料--模块化互联产品模拟采集FMC子卡

基于FPGA和Matlab实现的FFT功能验证

基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)

基于fpga的图像处理之3x3_5x5算子模板中值排序

FPGA逻辑笔试题（七）

UART数据发送和接收（Verilog）

基于fpga的图像处理之3x3_5x5算子模板设计