E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
论文精读：Feature Pyramid Networks for Object Detection
文章目录1.摘要1.1背景1.2提出新方法1.3贡献2.引言2.1提出问题2.2叙述Featurepyramid2.3叙述深度
卷积网络
2.4Featurepyramid的局限2.5使用deepConvNet
一个小猴子｀
·
2023-09-24 18:26
其他
目标检测
人工智能
计算机视觉
【
Verilog
教程】5.2
Verilog
模块例化
关键字：例化，generate，全加器，层次访问在一个模块中引用另一个模块，对其端口进行相关连接，叫做模块例化。模块例化建立了描述的层次。信号端口可以通过位置或名称关联，端口连接也必须遵循一些规则。命名端口连接这种方法将需要例化的模块端口与外部信号按照其名字进行连接，端口顺序随意，可以与引用module的声明端口顺序不一致，只要保证端口名字与外部信号匹配即可。下面是例化一次1bit全加器的例子：f
高山仰止景
·
2023-09-24 15:51
Verilog教程
fpga开发
Verilog
Verilog教程
基于FPGA的定时提醒装置
Verilog
名称：基于FPGA的定时提醒装置
Verilog
软件：Quartus语言：
Verilog
要求：（1）拨动开关K1（扩展要求按下S1键后），七段数码管开始从3倒计时，每秒计数减1，当减到0时，保持0显示，同时红灯闪烁
蟹代码丫
·
2023-09-24 14:48
fpga开发
Quartus出租车计费器
verilog
计价器
名称：出租车计费器
verilog
计价器软件：Quartus语言：
Verilog
要求：出租车计费器，起步价10元，3公里内起步价，可以切换白天和夜晚计费，白天时超过3公里后2.4元每公里，停车时6元每10
蟹代码丫
·
2023-09-24 14:45
fpga开发
【
Verilog
教程】4.3
Verilog
时序控制
关键词：时延控制，事件触发，边沿触发，电平触发
Verilog
提供了2大类时序控制方法：时延控制和事件控制。事件控制主要分为边沿触发事件控制与电平敏感事件控制。
高山仰止景
·
2023-09-24 12:53
Verilog教程
Verilog教程
有限状态机和可综合风格的
Verilog
HDL
有限状态机有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。（这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机究竟转向哪一状态只决于当前状态。）Mealy状态机：时序逻辑的输出不仅取决于当
逝年！但知行好事，莫要问前程。
·
2023-09-24 10:44
HDL
有限状态机
Verilog
HDL数字设计与综合（一）
Verilog
基础知识，重要设计流程及设计思路
模块
Verilog
使用模块（module）的概念来代
格桑蓝莲
·
2023-09-24 10:44
Verilog
HDL
数字设计与综合
Verilog
HDL
语言
数字电路设计
Verilog基础知识
FPGA设计流程
模块化设计
verilog
写rtl注意事项_
Verilog
编码风格注意事项总结
第1部分：命令规则每个文件只包含一个module，module名要小写，并且与文件名保持一致除parameter外，信号名全部小写，名字中的两个词之间用下划线连接由parameter定义的常量要求全部字母大写，自己定义的参数、类型用大写标识推荐用parameter来定义有实际意义的常数，包括单位延时、版本号、板类型、单板在位信息、LED亮灯状态、电源状态、电扇状态等信号名长度不超过20字符避免使用
weixin_39638086
·
2023-09-24 10:14
verilog
写rtl注意事项
可综合风格的
Verilog
HDL模块实例
可综合风格的
Verilog
HDL模块实例：1.组合逻辑电路设计实例[例1]八位带进位端的加法器的设计实例（利用简单的算法描述）moduleadder_8(cout,sum,a,b,cin);outputcout
逝年！但知行好事，莫要问前程。
·
2023-09-24 10:14
HDL
组合逻辑电路设计实例
Verilog
--状态机编码方式
状态机所包含的N种状态通常需要用某种编码方式表示，即状态编码，或状态分配。选择合适的编码方案，将有助于电路的面积和资源的利用。状态编码最常见的三种类型是：顺序二进制编码、格雷码和独热码、约翰逊编码顺序编码（SequentialStateMachineEncoding）二进制编码为最紧凑的编码，采用顺序的二进制数编码的每个状态。eg.state0state1state2state3表示为'00''0
多喝烫水-
·
2023-09-24 10:44
FPGA与数字IC
fpga开发
verilog
写rtl注意事项_
Verilog
RTL代码风格介绍
使用
Verilog
进行数字电路设计时，最常见的方式是使用always块语法生成寄存器，要点如下：对于寄存器避免直接使用always块编写，而是应该采用模块化的标准DFF模块进行例化。
五莲花开
·
2023-09-24 10:43
verilog
写rtl注意事项
Verilog
学习笔记（3）:
Verilog
数字逻辑电路设计方法
学习笔记（3）:
Verilog
数字逻辑电路设计方法1.
Verilog
语言设计思想和可综合特性2.
Verilog
组合逻辑电路2.1数字加法器2.2数据比较器2.3数据选择器2.4数字编码器2.5数字译码器
Deprula
·
2023-09-24 10:43
Verilog学习笔记
学习
fpga开发
Verilog
描述——组合逻辑电路浅析
组合逻辑电路浅析由于某些原因，又重新看是看了本科的教材——《电子技术基础数字部分》，经过两年半的工作，再次看到上面的内容，感觉到自己的基础环节着实薄弱，所以，就从书上找些基础内容，学习记录下来；组合逻辑电路原来，典型的一些中规模集成电路，都是属于组合逻辑电路，比如：编码器，数据选择器，数据分配器，数值比较器，算数逻辑运算单元等。组合电路的结构具有如下特点：输出、输入之间没有反馈延迟通路；电路中不含
ShareWow丶
·
2023-09-24 10:13
#
Verilog
HDL语言及设计
Verilog
不同编码风格对综合电路的影响
文章目录示例#1示例#2示例#3
Verilog
是一种硬件描述语言（HDL），用于设计数字电路和系统。统一、良好的代码编写风格，可以提高代码的可维护性和可读性。
whik1194
·
2023-09-24 10:43
FPGA
Verilog
Xilinx
综合
布局
布线
电路
（
Verilog
编码风格）
Verilog
编码风格写在前面的话代码要求命名规则四十条编码注意点个人编码示例代码头输入输出端口声明always块模块例化写在前面的话经常遇见两个人在Debug的时候，第一句话往往是“你的代码风格挺好的
IC_Brother
·
2023-09-24 10:13
数字IC设计
fpga开发
单片机
嵌入式硬件
Verilog
中模块例化的方式
命名端口连接test_moudletest(.a(data_a),.b(data_b),.c());/*1、模块端口与外部信号按照其名字进行连接2、端口顺序随意可以和模块内部声明的顺序不一样3、端口不用时可以悬空，但input端口在例化时不能删除，否则编译报错，output端口在例化时可以删除*/顺序端口连接test_moudletest(data_a,data_b,data_c);/*1、例化的
小智5287
·
2023-09-24 06:36
Verilog知识篇
Verilog
Verilog
中什么是断言？
断言就是在我们的程序中插入一句代码，这句代码只有仿真的时候才会生效，这段代码的作用是帮助我们判断某个条件是否满足（例如某个数据是否超出了范围），如果条件不满足（数据超出了范围），就会报错。以下面这一段代码为例：moduleExample;regenable;reg[7:0]data;always@(posedgeclk)beginif(enable)beginassert(data<=10)els
小智5287
·
2023-09-24 06:02
Verilog知识篇
Verilog
FPGA——基础知识合集
文章目录前言1、简述触发器与锁存器的区别2、简述if-else语句和case语句的区别3、相对ARM、DSP等处理器，谈谈FPGA具有哪些优势4、简述
Verilog
语句中阻塞赋值与非阻塞赋值的含义与区别
漠影zy
·
2023-09-24 06:55
fpga开发
4位密码锁可修改密码及错误报警VHDL
Quartus语言：VHDL要求：按键包括，0~9，确认，重置，修改,密码4位要能设定密码，重置密码，如果密码输入正确会亮绿灯，连续三次输入错误会报警代码下载：4位密码锁可修改密码及错误报警VHDL_
Verilog
蟹代码丫
·
2023-09-24 05:54
fpga开发
出租车计价器计费器Quartus
名称：出租车计价器计费器（代码在文末付费下载）软件：Quartus语言：VHDL+
Verilog
的2套工程代码均有FPGA代码资源网：hdlcode.com代码下载地址：出租车计价器计费器_
Verilog
蟹代码丫
·
2023-09-24 05:53
fpga开发
基于FPGA的16QAM调制
verilog
代码
名称：FPGA的16QAM调制
verilog
软件：Quartus语言：
Verilog
要求：使用FPGA实现16QAM的调制，并进行仿真代码下载：FPGA的16QAM调制
verilog
_
Verilog
/VHDL
蟹代码丫
·
2023-09-24 05:53
fpga开发
FPGA的乒乓球游戏机ISE,
verilog
名称：乒乓球游戏机（代码在文末付费下载）软件：ISE语言：
Verilog
要求：设计一个由两人参赛的乒乓球游戏机，用4个LED排成一条直线，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，
蟹代码丫
·
2023-09-24 05:53
fpga开发
游戏机
quartus十字路口交通灯红绿灯
Verilog
（红绿灯时间可调）
十字路口交通灯红绿灯（红绿灯时间可调）名称：十字路口交通灯红绿灯软件：Quartus语言：
Verilog
要求：设计十字路口的红绿灯，要求红灯和绿灯最后3秒闪烁。
蟹代码丫
·
2023-09-24 05:23
fpga开发
quartus路口交通信号灯控制器红绿灯倒计时交通灯
verilog
名称：十字路口交通信号灯控制器红绿灯（倒计时）软件：Quartus语言：
Verilog
代码下载链接：路口交通信号灯控制器红绿灯交通灯
verilog
_
Verilog
/VHDL资源下载要求：信号灯控制器设计
蟹代码丫
·
2023-09-24 05:23
fpga开发
通用交通灯带倒计时quartus红绿灯时间可调
名称：通用交通灯带倒计时quartus红绿灯时间可调（代码在文末付费下载）软件：Quartus语言：
Verilog
要求：设计十字路口交通灯，具有倒计时功能，红绿灯时间代码可设置，本工程为交通灯通用代码，
蟹代码丫
·
2023-09-24 05:23
fpga开发
基于FPGA的波形发生器设计
代码下载：波形发生器设计ISE，VHDL_
Verilog
/VHDL资源下载
蟹代码丫
·
2023-09-24 05:53
fpga
基于Nexys3开发板的超声波测距及串口通信
verilog
超声波测距并通过串口发送结果名称：超声波测距串口发送结果软件：ISE语言：
Verilog
要求：使用超声波测距，并通过串口显示测量结果已使用开发板验证：Nexys3开发板代码下载地址：超声波测距串口通信
verilog
_
Verilog
蟹代码丫
·
2023-09-24 05:53
fpga开发
Verilog
和VHDL出租车计价器电路设计——嵌入式
Verilog
和VHDL出租车计价器电路设计——嵌入式引言：在当今的城市生活中，出租车是一种常见的交通工具。为了更好地管理和控制出租车的运营成本，计价器电路是其中重要的一部分。
代码创造
·
2023-09-24 05:52
嵌入式
嵌入式
FPGA的出租车计费器VHDL计价器
起步费为5元,大于1公里或超过2分钟后按里程计费，每公里3元，停车等待时每20s收费1元2.可以通过设置起步价和每公里单价3.可以控制开始和结束4.显示时间、费用、路程代码下载：出租车计费器VHDL计价器_
Verilog
蟹代码丫
·
2023-09-24 05:20
fpga开发
Verilog
基础语法02—— 数字进制格式
数字进制格式
Verilog
数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。
s375527511
·
2023-09-24 05:43
FPGA
fpga开发
verilog
实现8点FFT运算
IP核设定使用复数乘法IP核，参数设定如下：
verilog
代码以及testbenchfft_8.v`timescale1ns/1ps////Company://Engineer:////CreateDate
历久弥坚
·
2023-09-23 21:22
verilog
fpga
modelsim的TCL脚本的define incdir命令解析
(1)+incdir+：如：vlog+incdir+YOUR_SOURCE_PATHfoo.v+incdir+YOUR_SOURCE_PATH选项是指在
verilog
文件中出现`include“xxx.v
黄埔数据分析
·
2023-09-23 19:32
sv
FPGA
fpga开发
System
Verilog
| UVM | Phase机制基础
System
Verilog
|UVM|Phase机制基础Phase在UVM中可以理解为是仿真片段或者仿真阶段，非常符合phase单词本意。
黄埔数据分析
·
2023-09-23 19:02
uvm
uvm
xilinx 用户自定义ip 多语言封装
0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup%E5%90%8C%E6%97%B6%E4%BD%BF%E7%94%A8
verilog
source
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
[HDLBits] Fsm1s
//Notethe
Verilog
-1995moduledeclara
向盟约宣誓
·
2023-09-23 17:56
HDLBits
fpga开发
verilog
fpga
三、system
verilog
过程语句
过程语句文章目录过程语句initialalwaysfinal语句什么是域？在SV中，为了区分硬件设计和软件的世界，我们将定义的软件变量或者例化的硬件所在的空间称之为“域”。因此，module/endmodule,interface/endinterface可以被视为硬件世界，program/endprogram和class/endclass可以被视为软件世界。掌握了这一清晰的概念，有助于分析ini
biubiup
·
2023-09-23 16:03
systemverilog
其他
System
Verilog
控制流：repeat 循环
在System
Verilog
中，repeat循环是一种用于重复执行代码块的控制流结构。它允许您指定一个整数次数来重复执行代码，从而简化了在某些情况下需要重复执行相同操作的编码过程。
WfdjCode
·
2023-09-23 16:32
Verilog
Verilog
System
Verilog
控制流与函数
System
Verilog
控制流与函数System
Verilog
是一种硬件描述语言(HDL)，用于描述数字电路和硬件设计。
OEMOing
·
2023-09-23 16:02
Verilog
android
System
Verilog
控制流 - for 循环
System
Verilog
是一种硬件描述语言（HDL），广泛用于硬件设计和验证。在System
Verilog
中，for循环是一种常用的控制流结构，用于重复执行一段代码。
OEMOing
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
控制流任务
System
Verilog
是一种硬件描述语言，它在硬件设计和验证中广泛使用。控制流是在设计中实现条件执行和循环的重要概念之一。
WfdjCode
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
中控制语句
循环何为循环1.1forever1.2repeat1.3while1.4for1.5dowhile1.6foreach二、Break，continue2.1break2.2continue三、System
Verilog
'unique'and'priority'if-else3.1
verilog
浩字不好雨
·
2023-09-23 16:01
Systemverilog
fpga开发
System
Verilog
控制流和事件
System
Verilog
是一种硬件描述语言，广泛用于设计和验证复杂的数字电路。在System
Verilog
中，控制流和事件是两个重要的概念，用于描述电路的行为和时序。
AyxbOle
·
2023-09-23 16:01
Verilog
fpga开发
System
Verilog
控制流 - 循环
在System
Verilog
中，有几种循环语句可供使用，包括for循环、while循环和do-while循环。这些循环语句使得我们能够有效地管理和处理重复性任务。
CvhShell
·
2023-09-23 16:01
Verilog
java
算法
前端
System
Verilog
控制流 - case
System
Verilog
是一种用于硬件描述和验证的编程语言，它提供了丰富的控制流语法，其中包括case语句。case语句用于在给定条件下执行不同的操作。
AyxbOle
·
2023-09-23 16:30
Verilog
java
前端
linux
System
Verilog
控制流语句
unique-if/unique0-if对于unique-if，如果condition没有一个匹配且没有加else语句，则会报告一个错误；如果超过1个condition匹配，也会报告错误；unique0-if与unique-if的不同之处在于，如果没有一个condition匹配也不会报错；moduletb;intx=4;initialbegin//Thisifelseifconstructisde
一只迷茫的小狗
·
2023-09-23 16:00
Systemverilog
Systemverilog
现代
卷积网络
实战系列1：MNIST数据集处理、加载、网络初始化、测试函数
1、MNIST数据集处理、加载、网络初始化、测试函数2、训练函数、PyTorch构建LeNet网络3、PyTorch从零构建AlexNet训练MNIST数据集4、PyTorch从零构建VGGNet训练MNIST数据集5、PyTorch从零构建GoogLeNet训练MNIST数据集6、PyTorch从零构建ResNet训练MNIST数据集任务概述：5万张训练集+1万张测试集的手写数字图片，经典的MN
机器学习杨卓越
·
2023-09-23 16:20
现代卷积网络实战
图像处理
mnist
现代
卷积网络
实战系列 总目录
1、MNIST数据集处理、加载、网络初始化、测试函数2、训练函数、PyTorch构建LeNet网络3、PyTorch从零构建AlexNet训练MNIST数据集4、PyTorch从零构建VGGNet训练MNIST数据集5、PyTorch从零构建GoogLeNet训练MNIST数据集6、PyTorch从零构建ResNet训练MNIST数据集
机器学习杨卓越
·
2023-09-23 16:47
现代卷积网络实战
人工智能
深度学习
现代卷积神经网络
MNIST数据集
现代
卷积网络
实战系列2：训练函数、PyTorch构建LeNet网络
4、训练函数4.1调用训练函数train(epochs,net,train_loader,device,optimizer,test_loader,true_value)因为每一个epoch训练结束后，我们需要测试一下这个网络的性能，所有会在训练函数中频繁调用测试函数，所有测试函数中所有需要的参数，训练函数都需要这七个参数，是训练一个神经网络所需要的最少参数4.2训练函数训练函数中，所有训练集进行
机器学习杨卓越
·
2023-09-23 09:16
现代卷积网络实战
人工智能
深度学习
现代卷积神经网络
LeNet
MNIST数据集
图像识别
计算机视觉
tensorflow-卷积神经网络-图像分类入门demo
猫狗识别数据预处理：图像数据处理，准备训练和验证数据集
卷积网络
模型：构建网络架构过拟合问题：观察训练和验证效果，针对过拟合问题提出解决方法数据增强：图像数据增强方法与效果迁移学习：深度学习必备训练策略导入工具包
W_en丶
·
2023-09-23 05:21
tensorflow
20-4-4论文阅读：Conditional time series forecasting with convolutional neural networks
我们使用S＆P500，波动率指数，CBOE利率和几种汇率来无条件和有条件地对
卷积网络
的性能进行
AllTimeStudy
·
2023-09-23 05:53
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他