E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
对
Verilog
初学者比较有用的整理(转自它处)
对
Verilog
初学者比较有用的整理(转自它处)*****************************************************************************
weixin_34050427
·
2023-09-16 20:22
c/c++
嵌入式
内存管理
对于
Verilog
语言的一些总结
一：基本
Verilog
中的变量有线网类型和寄存器类型。线网型变量综合成wi
Lt-Simo
·
2023-09-16 20:22
fpga
Verilog
fpga
Verilog
零基础入门（边看边练与测试仿真）-时序逻辑-笔记（4-6讲）
文章目录第四讲第五讲第六讲第四讲1、计数器代码：//计数器`timescale1ns/10psmodulecounter(clk,res,y);inputclk;inputres;output[7:0]y;reg[7:0]y;wire[7:0]sum;//+1运算的结果（1）assignsum=y+1;//组合逻辑部分（2）always@(posedgeclkornegedgeres)if(~re
Time木0101
·
2023-09-16 18:36
IC学习
#
IC设计学习
#
Verilog学习
笔记
Verilog
芯片设计
Verilog学习
IC设计
CPU设计与实现(8位）
软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、
Verilog
HDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)
·
2023-09-16 18:18
计算机组成原理
cpu
FPGA
软件编程的思想根深蒂固，看到
Verilog
或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果这些菜鸟们始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内
lucky tiger
·
2023-09-16 17:06
FPGA
FPGA
FPGA——HLS编程入门
目录一、HLS简介二、HLS与VHDL/
Verilog
三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加C仿真文件（五）进行C仿真（六）进行C综合（七）
云开处
·
2023-09-16 17:35
实验
fpga
hls
FPGA设计的抽象层级
设计的抽象层级在我们了解
Verilog
语言的更多细节之前，最好先了解芯片设计中的不同抽象层级。顶层是系统级架构，它定义了各种子模块并根据功能对它们进行分组。
孤独的单刀
·
2023-09-16 17:04
技术文档翻译
fpga开发
Verilog
Xilinx
IC
FPGA
抽象层级
FPGA中的五个级别和五种仿真
五个级别：
Verilog
模型可以是实际电路不同级别的抽象。
普安克山图格
·
2023-09-16 17:04
fpga开发
深度学习 | TCN时间卷积神经网络模型描述
我们的目的是将
卷积网络
设计中的最佳实践提炼成一个简单的体系结构，可以作为一个方便但强大的起点。我们将所提出的体系结构称为时间
卷积网络
(TCN)，强
机器学习之心
·
2023-09-16 14:27
#
TCN时间卷积神经网络
TCN
时间卷积神经网络
模型描述
阶段性总结：跨时钟域同步处理
对时序图与
Verilog
语言之间的转化的认识：首先明确工程要实现一个什么功能；用到的硬件实现一个什么功能。要很明确这个硬件的工作时序，即：用什么样的信号，什么变化规则的信号去驱动这个硬件。
warrior_L_2023
·
2023-09-16 08:44
2023/08/20
fpga开发
vim，emacs，
verilog
-mode这几个到底是啥关系？
也是一个编辑器，类似vscode；vim在使用的时候为了增强其功能，有好多好多插件，都是以.vim为拓展名；emacs在使用的时候为了增强功能，也有好多插件，都是以.el为拓展名；有意思的来了，vim为了方便
verilog
coder
bendandawugui
·
2023-09-16 06:30
vim
emacs
verilog
| 十、时钟信号与复位信号
1.常规时钟1)initial:parameterclk_period=10;regclk;initialbeginclk=1'b0;forever#(clk_period/2)clk=~clk;end2)always:parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;2.占空比可调时钟//占空比：Hi
J1FengZ
·
2023-09-16 04:57
verilog
verilog
verilog
| 十一、m序列发生器
一、定义m序列：最长线性反馈移位寄存器序列的简称。是一种伪随机序列、伪噪声码。伪随机序列：不能预先确定但可以重复实现的序列。二、原理递推方程：特征方程：x^i仅指明其系数代表ci的值，x本身的取值并无实际意义。本原多项式：若反馈移位寄存器的特征多项式为本原多项式，则移位寄存器能产生m序列。若一个n次多项式f(x)满足：1）既约的：不能再因式分解；2）可整除（x^m+1）,m=2^n-1；3）除不尽
J1FengZ
·
2023-09-16 04:57
verilog
Verilog
卷积网络
中的通道、特征图、过滤器和卷积核
卷积网络
中的通道、特征图、过滤器和卷积核1.featuremap1featuremap在cnn的每个卷积层，数据都是以三维形式存在的。
njl_0114
·
2023-09-15 23:58
深度学习
北邮22级信通院数电：
Verilog
-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录问题一：
Verilog
青山如墨雨如画
·
2023-09-15 21:43
北邮22级信通院数电实验
fpga开发
深入浅出学
Verilog
--数据类型
1、数值类型在
Verilog
可以用4种数值来描述其构建的电路的电平逻辑，除了event类型和real类型外，几乎所有的数据类型都可以用这4种数值来表示。
孤独的单刀
·
2023-09-15 15:00
Verilog语法
fpga开发
Verilog
Xilinx
IC
FPGA
altera
数据类型
聊一聊8B/10B的
verilog
实现
1.设计思想1.1输入输出与功能简述8B/10B的输入：d8[7:0]：待编码信号；dp_in：链路目前的disparityk_en：表示需要译码为K码；8B/10B的输出：q10[9:0]：编码后的信号；dp_out：链路更新后的disparity；简单描述一下计算过程：8bit分为两部分，x表示第5bit的十进制，y表示高3bit的十进制；分别对x和y做5B/6B和3B/4B转换；输入的dp_
sarai_c7eb
·
2023-09-15 08:20
帧结构的串行数据接收器——
Verilog
实现
用
Verilog
实现一个帧结构的串行数据接收器；串行数据输入为：NRZ数据加位时钟（BCL）格式，高位在前帧结构为：8位构成一个字，64字构成一个帧。每帧的第一个字为同步字。
码尔泰
·
2023-09-15 07:27
Verilog
fpga开发
Verilog
串行数据接收器
什么是卷积002
文章目录前言1.
卷积网络
和传统网络区别2.卷积神经网络整体架构1.输入层2.卷积层3.池化层4.全连接层5.神经网络6.经典网络1.Alexnet2.Vgg3.Resnet残差网络-特征提取7.感受野前言大纲目录首先链接图像颜色通道
泰勒朗斯
·
2023-09-15 06:16
AI
卷积神经网络
ai
CRC校验原理及实现
文章目录前言一、CRC校验原理二、CRC实现1.
verilog
实现2.模块仿真3.仿真波形前言现代数据通信要求信息传输具有高度可靠性，即误码率要足够低。
C.V-Pupil
·
2023-09-15 00:29
FPGA代码分享
fpga开发
fpga
网络协议
网络
function——
Verilog
的函数
文章目录前言function写法语法举例说明调用前言function用法说明。提示：以下是本篇文章正文内容，下面案例可供参考function写法function的标准写法如下：function(函数名);//inputXXX//regYYY......begin......函数名=ZZZ;//函数名就相当于输出变量;endendfunction语法函数的语法为：（1）定义函数时至少要有一个输入参量
C.V-Pupil
·
2023-09-15 00:26
Verilog语法知识分享
fpga开发
fpga
ResNet结构解析及pytorch代码
ResNet和传统网络结构的核心区别ResNet本质上是为了缓解梯度问题的，随着传统的
卷积网络
结构越来越深，大家发现效果可能会降低，所以限制了网络层数的
coderwangson
·
2023-09-14 15:37
【计算机视觉 | 语义分割】干货：语义分割常见算法介绍合集（一）
收缩路径遵循
卷积网络
的典型架构。它由两个3x3卷积（未填充卷积）的重复应用组成，每个卷积后跟一个修正线
旅途中的宽~
·
2023-09-14 09:53
语义分割算法介绍合集
计算机视觉
算法
人工智能
语义分割
关于
verilog
的时延研究
时延赋值疑问：网页
Verilog
时延一章，有关assign#20so_lose=ai&bi到底是先延时20个时间单位再采样还是先采样再时延20个时间单位。
贱贱的剑
·
2023-09-13 23:37
Verilog
Verilog
时延
卷积网络
：实现手写数字是识别50轮准确率97.3%
卷积网络
：实现手写数字是识别50轮准确率1导入必备库2torchvision内置了常用数据集和最常见的模型3数据批量加载4绘制样例5创建模型7设置是否使用GPU8设置损失函数和优化器9定义训练函数10定义测试函数
知识推荐号
·
2023-09-13 22:15
深度学习
python
深度学习
图像处理
【转】
Verilog
算术右移
https://blog.csdn.net/adaliu1998/article/details/80459262
zhangduojia
·
2023-09-13 21:06
fpga
算术右移
右移
verilog
-参数计算对2取对数操作
参数计算对2取对数操作：parametera=128;parameterb=$clog2(a);参数计算2的n次幂操作：parametera=5;parameterb=2**a;
zhangduojia
·
2023-09-13 21:05
fpga
Verilog
刷题HDLBits——Exams/ece241 2014 q7a
Verilog
刷题HDLBits——Exams/ece2412014q7a题目描述代码结果题目描述Designa1-12counterwiththefollowinginputsandoutputs:ResetSynchronousactive-highresetthatforcesthecounterto1EnableSethighforthecountertorunClkPositiveedg
不会敲代码的研究生不是好空管
·
2023-09-13 16:21
fpga开发
Verilog
实现常见数据结构计划（一）顺序线性表
姓名：徐铭伟学号：21011210001学院：通信工程学院【嵌牛导读】使用
Verilog
实现硬件顺序表【嵌牛鼻子】硬件顺序表的
Verilog
实现【嵌牛提问】如何使用
Verilog
实现硬件顺序表【嵌牛正文
渭城朝雨浥轻尘
·
2023-09-13 14:34
基于Lattice XO2-4000HC FPGA核心板及电子森林综合训练底板的ADC数字电压表及OLED显示设计(
Verilog
)
目录:pushpin:前言:space_invader:设计模块及设计思路:fried_shrimp:ADC驱动及数码管显示模块：adc_driver2segADC驱动模块（已验证）数码管显示模块（已验证）二进制转BCD码模块数码管驱动模块adc2seg顶层模块adc_driver2seg顶层模块:honey_pot:OLED驱动模块：oled_driver_adc（实验验证）oled_cmd_R
KafCoppelia
·
2023-09-13 06:26
嵌入式同好会
fpga
verilog
fpga开发
lattice
电子森林
verilog
中函数用法
verilog
中函数用法读写文件常用1.1打开文件1.2读写文件2执行系统命令读写文件常用1.1打开文件$fopen打开文件，用法如下：1.$fopen("")；2.
FA@TE
·
2023-09-12 17:45
#
SystemVerilog
systemverilog
system
verilog
中的参数传递——ref、input、output
system
verilog
中的参数传递——ref、input、output1静态数组作为参数1.1input1.2output1.3ref2动态数组或队列作为参数3类作为参数4原文链接1静态数组作为参数
FA@TE
·
2023-09-12 17:15
#
SystemVerilog
systemverilog
WaveNet:一种语音合成的模型
因果
卷积网络
示意图为：因为模型只有因果卷积，而没有递
lgw0304
·
2023-09-12 16:00
深度学习
机器学习
自然语言处理
pytorch代码实现之CoordConv卷积
虽然
卷积网络
似乎适合这项任务，但我们表明它们失败得很明显。CoordConv的工作原理是通过使用额外的
我悟了-
·
2023-09-12 10:14
Pytorch实现各种卷积模块
pytorch
人工智能
python
深度学习
计算机视觉
目标检测
Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]
详细报错内容如下ERROR:[USF-ModelSim-70]'compile'stepfailedwitherror(s)whileexecuting'C:/Users/ZYP_PC/Desktop/
verilog
_test
知识充实人生
·
2023-09-11 21:36
modelsim
USF-ModelSim-70
Vivado
12-4473
Common
17-39
modelsim
vivado
system
verilog
之Automatic(转)
Function或task的生命期仅见于
Verilog
语言。
嬉笑的皮皮虾
·
2023-09-11 21:48
改进深度学习网络的几个思路
联级特征融合模块主要用于残差网络最后的残差块融合上其中R5是经过Res5通过3×3的卷积获得的特征图，该特征图保持空间分辨率不变，并将通道的数量变成256Res3、Res4、Res5为残差神经网络的几个残差块2.GCN全局
卷积网络
魔法橘子
·
2023-09-11 12:15
机器学习学习笔记整理
深度学习
网络
人工智能
改进
神经网络与深度学习（六）卷积神经网络（3）LeNet实现MNIST
（选做）参考资料本节将实现经典
卷积网络
LeNet-5，并进行手写体数字识别任务。LeNet-5虽然提出的时间比较早，但它是
Jacobson Cui
·
2023-09-11 11:03
神经网络与深度学习
深度学习
神经网络
cnn
【环境配置】基于Docker配置Chisel-Bootcamp环境
Chisel编程可以生成
Verilog
代码或C++仿真代码，目前国内主要由中科院计算所的包
农民真快落
·
2023-09-11 11:58
安装配置
docker
容器
运维
Chisel
risc-v
数电课程设计——课设二：交通信号灯
方向两组交通信号灯，每组有红、黄、绿灯各一个；（2）设计一个交通灯控制电路，模拟十字路口交通灯工作情况，红灯亮35s，黄灯亮5s，绿灯亮30s；（3）设系统时钟频率为50MHz，要求用数码管显示计时结果；（4）掌握
Verilog
HDL
Runner.DUT
·
2023-09-11 05:43
FPGA
课程设计
fpga开发
Xilinx DDR3 MIG IP核（4）--把MIG IP核打包成FIFO（下）
目录1、FIFO控制模块1.1、端口1.2、
Verilog
代码2、顶层模块2.1、端口2.2、
Verilog
代码
孤独的单刀
·
2023-09-11 03:31
FPGA接口与协议
fpga
verilog
DDR
DDR3
Xilinx
Xilinx DDR3 MIG IP核（3）--把MIG IP核打包成FIFO（上）
目录1、框架2、ddr3_wr突发写模块2.1、端口2.2、
Verilog
代码3、ddr3_rd突发读模块3.1、端口
孤独的单刀
·
2023-09-11 03:00
FPGA接口与协议
fpga
verilog
DDR
ddr3
Xilinx
FPGA实现SPI接口（2）--SPI接口芯片的实际使用
目录1、M25P16芯片1.1、概述1.2、引脚1.3、SPI模式1.4、存储架构1.5、指令表1.6、其他2、指令测试2.1、页写（PAGEPROGRAM）2.1.1、时序2.1.2、
Verilog
代码
孤独的单刀
·
2023-09-11 03:29
FPGA接口与协议
单片机
嵌入式硬件
spi
fpga
verilog
FPGA实现SDRAM接口（8）--引入FIFO的读写模块
2、FIFO模块设计3、综合读写模块（FIFO）3.1、
Verilog
代码3.2、Testbench</
孤独的单刀
·
2023-09-11 03:59
FPGA接口与协议
fpga
sdram
fifo
Xilinx
ddr
FPGA实现SDRAM接口（7）--无FIFO的读写模块
目录1、综合读写模块（无FIFO）2、
Verilog
代码3、Testbench4、仿真结果5、其他1、综合读写模块（无FIFO）在前六篇SDRAM系列博文中，我们对SDRAM的各个功能进行了模块划分，学会了初始化操作
孤独的单刀
·
2023-09-11 03:29
FPGA接口与协议
verilog
fpga
sdram
Xilinx
FPGA实现SDRAM接口（6）--仲裁模块
2、接口定义与整体设计3、工作状态机4、仲裁模块
Verilog
代码
孤独的单刀
·
2023-09-11 03:28
FPGA接口与协议
sdram
verilog
fpga
Xilinx
ddr
【
Verilog
-HDLBits刷题】2022.02.22学习笔记
1、ripple-carryadder：行波进位加法器，别名：逐位进位加法器。半加器：HA，Half-Adder全加器：FA，Full-Adder设计逐位进位加法器时，可以多次实例化全加器模块。见例一。2、generate的结构类型：①可用来构造循环结构，用来多次实例化某个模块；②构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if–generate结
甜筒酱
·
2023-09-10 18:28
学习
fpga开发
verilog
verilog
always语法_
Verilog
最全经验总结（建议收藏）
关注、星标公众号，直达精彩内容公众号：ZYNQID：FreeZynq1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路；5、尽量采用行为语句完成设计；6、always过程块描述组合逻辑，应在敏感信号表中列出所有的输入信号；7、所有的内部寄存器都应该可以被复位；8、用户自定义原件(UDP元件)是不能被综合的。一：基
weixin_39628247
·
2023-09-10 18:57
verilog
always语法
verilog
case语句
verilog
reg赋初值
verilog
中forever
always
SPI协议主机
verilog
对SPI协议的理解spi协议
verilog
最近刚做了一个项目，现在还没做完，但是我发现官方的ip写得很全面，但是很复杂，许多东西对于速度要求不是很高的就用不着，比如一个crc，crc本身计算并不复杂，软件的速度一般都可以计算
Vision豪
·
2023-09-10 18:57
数字ic
verilog
fpga
用
verilog
实现检测1的个数_[转]常用数字处理算法的
Verilog
实现
2.6.3常用数字处理算法的
Verilog
实现1．加法器的
Verilog
实现串行加法器组合逻辑的加法器可以利用真值表，通过与门和非门简单地实现。
weixin_39521068
·
2023-09-10 18:27
上一页
33
34
35
36
37
38
39
40
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他