E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
FPGA的出租车计费器VHDL计价器
起步费为5元,大于1公里或超过2分钟后按里程计费，每公里3元，停车等待时每20s收费1元2.可以通过设置起步价和每公里单价3.可以控制开始和结束4.显示时间、费用、路程代码下载：出租车计费器VHDL计价器_
Verilog
蟹代码丫
·
2023-09-24 05:20
fpga开发
Verilog
基础语法02—— 数字进制格式
数字进制格式
Verilog
数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。
s375527511
·
2023-09-24 05:43
FPGA
fpga开发
verilog
实现8点FFT运算
IP核设定使用复数乘法IP核，参数设定如下：
verilog
代码以及testbenchfft_8.v`timescale1ns/1ps////Company://Engineer:////CreateDate
历久弥坚
·
2023-09-23 21:22
verilog
fpga
modelsim的TCL脚本的define incdir命令解析
(1)+incdir+：如：vlog+incdir+YOUR_SOURCE_PATHfoo.v+incdir+YOUR_SOURCE_PATH选项是指在
verilog
文件中出现`include“xxx.v
黄埔数据分析
·
2023-09-23 19:32
sv
FPGA
fpga开发
System
Verilog
| UVM | Phase机制基础
System
Verilog
|UVM|Phase机制基础Phase在UVM中可以理解为是仿真片段或者仿真阶段，非常符合phase单词本意。
黄埔数据分析
·
2023-09-23 19:02
uvm
uvm
xilinx 用户自定义ip 多语言封装
0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup%E5%90%8C%E6%97%B6%E4%BD%BF%E7%94%A8
verilog
source
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
[HDLBits] Fsm1s
//Notethe
Verilog
-1995moduledeclara
向盟约宣誓
·
2023-09-23 17:56
HDLBits
fpga开发
verilog
fpga
三、system
verilog
过程语句
过程语句文章目录过程语句initialalwaysfinal语句什么是域？在SV中，为了区分硬件设计和软件的世界，我们将定义的软件变量或者例化的硬件所在的空间称之为“域”。因此，module/endmodule,interface/endinterface可以被视为硬件世界，program/endprogram和class/endclass可以被视为软件世界。掌握了这一清晰的概念，有助于分析ini
biubiup
·
2023-09-23 16:03
systemverilog
其他
System
Verilog
控制流：repeat 循环
在System
Verilog
中，repeat循环是一种用于重复执行代码块的控制流结构。它允许您指定一个整数次数来重复执行代码，从而简化了在某些情况下需要重复执行相同操作的编码过程。
WfdjCode
·
2023-09-23 16:32
Verilog
Verilog
System
Verilog
控制流与函数
System
Verilog
控制流与函数System
Verilog
是一种硬件描述语言(HDL)，用于描述数字电路和硬件设计。
OEMOing
·
2023-09-23 16:02
Verilog
android
System
Verilog
控制流 - for 循环
System
Verilog
是一种硬件描述语言（HDL），广泛用于硬件设计和验证。在System
Verilog
中，for循环是一种常用的控制流结构，用于重复执行一段代码。
OEMOing
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
控制流任务
System
Verilog
是一种硬件描述语言，它在硬件设计和验证中广泛使用。控制流是在设计中实现条件执行和循环的重要概念之一。
WfdjCode
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
中控制语句
循环何为循环1.1forever1.2repeat1.3while1.4for1.5dowhile1.6foreach二、Break，continue2.1break2.2continue三、System
Verilog
'unique'and'priority'if-else3.1
verilog
浩字不好雨
·
2023-09-23 16:01
Systemverilog
fpga开发
System
Verilog
控制流和事件
System
Verilog
是一种硬件描述语言，广泛用于设计和验证复杂的数字电路。在System
Verilog
中，控制流和事件是两个重要的概念，用于描述电路的行为和时序。
AyxbOle
·
2023-09-23 16:01
Verilog
fpga开发
System
Verilog
控制流 - 循环
在System
Verilog
中，有几种循环语句可供使用，包括for循环、while循环和do-while循环。这些循环语句使得我们能够有效地管理和处理重复性任务。
CvhShell
·
2023-09-23 16:01
Verilog
java
算法
前端
System
Verilog
控制流 - case
System
Verilog
是一种用于硬件描述和验证的编程语言，它提供了丰富的控制流语法，其中包括case语句。case语句用于在给定条件下执行不同的操作。
AyxbOle
·
2023-09-23 16:30
Verilog
java
前端
linux
System
Verilog
控制流语句
unique-if/unique0-if对于unique-if，如果condition没有一个匹配且没有加else语句，则会报告一个错误；如果超过1个condition匹配，也会报告错误；unique0-if与unique-if的不同之处在于，如果没有一个condition匹配也不会报错；moduletb;intx=4;initialbegin//Thisifelseifconstructisde
一只迷茫的小狗
·
2023-09-23 16:00
Systemverilog
Systemverilog
现代
卷积网络
实战系列1：MNIST数据集处理、加载、网络初始化、测试函数
1、MNIST数据集处理、加载、网络初始化、测试函数2、训练函数、PyTorch构建LeNet网络3、PyTorch从零构建AlexNet训练MNIST数据集4、PyTorch从零构建VGGNet训练MNIST数据集5、PyTorch从零构建GoogLeNet训练MNIST数据集6、PyTorch从零构建ResNet训练MNIST数据集任务概述：5万张训练集+1万张测试集的手写数字图片，经典的MN
机器学习杨卓越
·
2023-09-23 16:20
现代卷积网络实战
图像处理
mnist
现代
卷积网络
实战系列 总目录
1、MNIST数据集处理、加载、网络初始化、测试函数2、训练函数、PyTorch构建LeNet网络3、PyTorch从零构建AlexNet训练MNIST数据集4、PyTorch从零构建VGGNet训练MNIST数据集5、PyTorch从零构建GoogLeNet训练MNIST数据集6、PyTorch从零构建ResNet训练MNIST数据集
机器学习杨卓越
·
2023-09-23 16:47
现代卷积网络实战
人工智能
深度学习
现代卷积神经网络
MNIST数据集
现代
卷积网络
实战系列2：训练函数、PyTorch构建LeNet网络
4、训练函数4.1调用训练函数train(epochs,net,train_loader,device,optimizer,test_loader,true_value)因为每一个epoch训练结束后，我们需要测试一下这个网络的性能，所有会在训练函数中频繁调用测试函数，所有测试函数中所有需要的参数，训练函数都需要这七个参数，是训练一个神经网络所需要的最少参数4.2训练函数训练函数中，所有训练集进行
机器学习杨卓越
·
2023-09-23 09:16
现代卷积网络实战
人工智能
深度学习
现代卷积神经网络
LeNet
MNIST数据集
图像识别
计算机视觉
tensorflow-卷积神经网络-图像分类入门demo
猫狗识别数据预处理：图像数据处理，准备训练和验证数据集
卷积网络
模型：构建网络架构过拟合问题：观察训练和验证效果，针对过拟合问题提出解决方法数据增强：图像数据增强方法与效果迁移学习：深度学习必备训练策略导入工具包
W_en丶
·
2023-09-23 05:21
tensorflow
20-4-4论文阅读：Conditional time series forecasting with convolutional neural networks
我们使用S＆P500，波动率指数，CBOE利率和几种汇率来无条件和有条件地对
卷积网络
的性能进行
AllTimeStudy
·
2023-09-23 05:53
YoloV8改进策略：基于图的稀疏注意移动视觉的MobileViG，YoloV8用上了先进的图
卷积网络
文章目录摘要论文翻译摘要1、简介2、相关工作3、方法3.1、稀疏视觉图注意力3.2、SVGA块3.3、MobileViG架构4、实验结果4.1、图像分类4.2、目标检测和实例分割5、结论官方测试结果改进一：将Bottleneck替换为InvertedResidual改进方法测试结果改进二：将C2f模块替换为InvertedResidual改进方法测试结果
静静AI学堂
·
2023-09-23 03:07
YOLO
PyTorch实战：卷积神经网络详解+Python实现卷积神经网络Cifar10彩色图片分类
卷积神经网络特点卷积运算单通道，二维卷积运算示例单通道，二维，带偏置的卷积示例带填充的单通道，二维卷积运算示例Valid卷积Same卷积多通道卷积计算1.局部感知域2.参数共享3.池化层4.层次化提取三、
卷积网络
组成结构前言
fanstuck
·
2023-09-23 03:29
pytorch
cnn
人工智能
神经网络
python
Verilog
中parameter在仿真时的应用
parameter能够定义一个常量例如parameter[7:0]A=8'd123;在仿真时我们可以用它来改变模块的参数，而不会影响综合的结果。考虑下面的模块，输入时钟是clk，频率为24MHz，输出一个1Hz的方波驱动小灯让其闪烁moduletest1(inputclk,//24MHz的时钟outputregled);reg[25:0]cnt;initialbeginled<=1'b0;cnt<
hayiji
·
2023-09-23 01:43
Verilog
fpga开发
verilog
千兆以太网传输层 UDP 协议原理与 FPGA 实现
文章目录前言心得体会一、UDP协议介绍二、UDP数据报格式三、UDP数据发送测试四、
Verilog
实现UDP数据发送1、IP头部检验IPchecksun的计算2、以太网报文的校验字段FCS的计算3、以太网报文发送模块实现五
C.V-Pupil
·
2023-09-22 22:41
FPGA代码分享
udp
fpga开发
fpga
网络协议
网络
千兆以太网网络层 IP 协议介绍与 IP 校 验和算法实现
文章目录前言一、IP协议数据字段格式二、IP协议首部详解三、IP首部校验和算法介绍四、用
Verilog
实现五、模块仿真六、仿真结果前言本章将讲解千兆以太网网络层IP协议的内容及算法实现。
C.V-Pupil
·
2023-09-22 22:05
FPGA代码分享
tcp/ip
算法
网络
fpga开发
fpga
网络协议
现代
卷积网络
实战系列5：PyTorch从零构建GoogLeNet训练MNIST数据集
1、GoogLeNet2、GoogLeNet网络架构GoogLeNet((pre_layers):Sequential((0):Conv2d(1,192,kernel_size=(3,3),stride=(1,1),padding=(1,1))(1):BatchNorm2d(192,eps=1e-05,momentum=0.1,affine=True,track_running_stats=Tru
机器学习杨卓越
·
2023-09-22 21:18
现代卷积网络实战
计算机视觉
图像识别
MNIST数据集
PyTorch
深度学习
人工智能
现代
卷积网络
实战系列3：PyTorch从零构建AlexNet训练MNIST数据集
1、AlexNetAlexNet提出了一下5点改进：使用了Dropout，防止过拟合使用Relu作为激活函数，极大提高了特征提取效果使用MaxPooling池化进行特征降维，极大提高了特征提取效果首次使用GPU进行训练使用了LRN局部响应归一化（对局部神经元的活动创建竞争机制，使得其中响应比较大的值变得相对更大，并抑制其他反馈较小的神经元，增强了模型的泛化能力）2、AlexNet网络结构AlexN
机器学习杨卓越
·
2023-09-22 21:17
现代卷积网络实战
MNIST
深度学习
图像识别
PyTorch
计算机视觉
现代卷积神经网络
AlexNet
现代
卷积网络
实战系列4：PyTorch从零构建VGGNet训练MNIST数据集
1、VGGNet2014年，牛津大学计算机视觉组（VisualGeometryGroup）和GoogleDeepMind公司的研究员一起研发出了新的深度卷积神经网络：VGGNet，并取得了ILSVRC2014比赛分类项目的第二名（第一名是GoogLeNet，也是同年提出的).论文下载VeryDeepConvolutionalNetworksforLarge-ScaleImageRecognitio
机器学习杨卓越
·
2023-09-22 21:46
现代卷积网络实战
pytorch
人工智能
现代卷积神经网络
MNIST数据集
图像识别
计算机视觉
【
Verilog
教程】3.2
Verilog
时延
关键词：时延，惯性时延连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的，这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的，分别对应3种不同连续赋值时延的写法。//普通时延，A&B计算结果延时10个时间单位赋值给ZwireZ,A,B;assign#1
高山仰止景
·
2023-09-22 17:16
Verilog教程
Verilog
fpga开发
system
verilog
在linux下使用vcs编译并dump波形
system
verilog
在linux下使用vcs编译并dump波形使用方法参照：https://blog.csdn.net/limanjihe/article/details/52430284注：需要在文件中加上
曲一凡
·
2023-09-22 17:42
数字芯片验证
VCS flow学习
两步法两步法只支持
Verilog
HDL和System
Verilog
的design，两步法主要包括以下两步：CompilingtheDesign编译生成可执行二进制文件simv。
曲一凡
·
2023-09-22 17:38
UVM
and
Systemverilog
学习
【
Verilog
教程】3.1
Verilog
连续赋值
关键词：assign，全加器连续赋值语句是
Verilog
数据流建模的基本语句，用于对wire型变量进行赋值。
高山仰止景
·
2023-09-22 16:43
Verilog教程
fpga开发
Verilog
详细指南：如何使用System
Verilog
代码实现ARM Cortex-M0软微控制器
第一部分：ARMCortex-M0简介与System
Verilog
的重要性1.ARMCortex-M0简介ARMCortex-M0是ARM公司的一个低功耗、低成本的微控制器核心。
m0_57781768
·
2023-09-22 15:23
arm开发
fpga开发
【论文解读】——基于多尺度
卷积网络
的遥感目标检测研究（姚群力，胡显，雷宏）
【论文解读】——基于多尺度
卷积网络
的遥感目标检测研究（姚群力，胡显，雷宏）该文针对现有遥感图像目标检测算法对于复杂场景下多尺度目标检测精度较低、泛化能力差的问题，提出了一种多尺度卷积神经网络遥感目标检测框架
醪糟小丸子
·
2023-09-22 15:01
论文
卷积神经网络
pytorch
机器学习
神经网络
深度学习
[HDLBits] Mt2015 lfsr
Takenfrom2015midtermquestion5.Seealsothefirstpartofthisquestion:mt2015_muxdffWritethe
Verilog
codeforthissequentialcircuit
向盟约宣誓
·
2023-09-22 10:53
HDLBits
fpga开发
verilog
fpga
reg与wire的用法，证明reg可以在右边，wire型在左边，来作组合逻辑处理。
1，RTL2，生成的原理图1，RTL参考文献：1，
verilog
中wire和reg的使用2，解决一个assign问题，assign怎么用，assign有啥物理意义modulea(clk,a,b,y,out
向兴
·
2023-09-22 07:10
fpga开发
VerilogIC前端开发
转载-
verilog
中的行为级、RTL级、门级
行为级：行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性，不关注电路的具体结构，不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行，只关注结果。常采用大量运算，延迟等无法综合的语句。其目的不在于综合，而在于算法。RTL级：使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述，可以精确描述电路的
向兴
·
2023-09-22 07:40
数字IC前端设计工程师走向精通
VerilogIC前端开发
fpga开发
2022-03-25
GCN-BasedLinkagePredictionforFaceClusteringonImbalancedDatasets:AnEmpiricalStudy近年来，得益于图
卷积网络
（GCNs）的表达能力
Carrie_Hou
·
2023-09-22 07:19
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（五）
模型训练5）获取特征矩阵2.后端Django1）路由文件2）视图层文件3）项目设置文件相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:11
机器学习
大数据分析
学习路线
深度学习
django
python
javascript
微信小程序
cnn
机器学习
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（三）
定义电影嵌入矩阵(5)定义电影类型嵌入矩阵(6)处理电影名称(7)全连接层(8)定义计算图相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:41
深度学习
学习路线
NLP
深度学习
tensorflow
cnn
微信小程序
javascript
python
推荐算法
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（四）
获取特征矩阵(1)定义函数用于获取保存的张量(2)生成电影特征矩阵(3)生成用户特征矩阵相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:41
深度学习
学习路线
大数据分析
深度学习
tensorflow
卷积神经网络
人工智能
微信小程序
大数据
推荐算法
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（二）
目录前言总体设计系统整体结构图系统流程图运行环境模块实现1.模型训练1）数据集分析2）数据预处理相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:40
深度学习
推荐系统
学习路线
深度学习
tensorflow
cnn
人工智能
微信小程序
python
django
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（一）
环境TensorFlow环境方法一方法二后端服务器Django环境配置微信小程序环境相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:10
深度学习
学习路线
推荐系统
深度学习
tensorflow
cnn
协同过滤
推荐算法
微信小程序
人工智能
基于TensorFlow+CNN+协同过滤算法的智能电影推荐系统——深度学习算法应用(含微信小程序、ipynb工程源码)+MovieLens数据集（六）
前端微信小程序1）小程序全局配置文件2）推荐电影页面3）个人信息界面以及用户登录记录页面相关其它博客工程源代码下载其它资料下载前言本项目专注于MovieLens数据集，并采用TensorFlow中的2D文本
卷积网络
模型
小胡说人工智能
·
2023-09-22 07:05
深度学习
NLP
学习路线
深度学习
tensorflow
cnn
微信小程序
python
django
推荐算法
Verilog
1995 VS
Verilog
2001——2020-04-05
转载自：https://www.cnblogs.com/tshell/p/3236476.html2001年3月IEEE正式批准了
Verilog
‐2001标准（IEEE1364‐2001），与
Verilog
谁拿了我的帽子
·
2023-09-22 05:03
Clock Domain Crossing Design & Verification Techniques Using System
Verilog
学习
虽然设计方法论文中描述的一般可以使用任何HDL来实现，示例如下使用高效的System
Verilog
技术。亚稳态p6亚稳态是指在一段时间内不呈现稳定0或1状态的信
HappyGuya
·
2023-09-22 01:43
学习
fpga开发
跨时钟数据传输问题（Clock domain crossing)-
verilog
一、跨时钟数据传输可能产生的问题当两个不同时钟域的系统进行对接，由于对接的端口是异步可能会出现许多我们不希望出现的情况（setup/holdtimeviolation、亚稳态、数据传输不稳定）。1.1什么是异步？不同的时钟频率：相同时钟周期，但是相位不同：1.2处理跨时钟域的数据传输的方案采用握手信号交互采用异步FIFO二、握手信号2.1只使用握手信号存在的问题Amodule向Bmodule进行传
zer0hz
·
2023-09-22 01:12
Verilog
verilog
《Clock Domain Crossing》 翻译与理解（5）多信号跨时钟域传输
本系列将对sunburstdesign网站的2008最佳文章《ClockDomainCrossing(CDC)Design&VerificationTechniquesUsingSystem
Verilog
dongker 的笔记
·
2023-09-22 01:12
verilog
芯片
fpga
fifo
上一页
31
32
33
34
35
36
37
38
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他