E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
每天五分钟计算机视觉：单卷积层的前向传播过程
单层
卷积网络
前向传播过程单卷积层的前向传播和传统的神经网络是一样的。简单来看就是对于一张图片而言，卷积层中的不同卷积核先分别对图片进行卷积操作，比如下图中，图片x(6
幻风_huanfeng
·
2023-07-24 20:09
计算机视觉
计算机视觉
人工智能
深度学习
cnn
卷积神经网络
[HDLBits] Module shift8
wenowhavemoduleswithvectorsasports,towhichyouwillattachwirevectorsinsteadofplainwires.Likeeverywhereelsein
Verilog
向盟约宣誓
·
2023-07-24 16:38
HDLBits
fpga开发
verilog
fpga
【深度学习-卷积神经网络CNN-基础】
文章目录发展历史卷积神经网络的应用领域卷积的原理和作用卷积和传统的神经网络的区别
卷积网络
的整体架构输入层卷积层池化层全连接层卷积和池化叠加多层卷积可以处理什么类型的数据卷积的超参数卷积最大的优势卷积的细节卷积的原理卷积的参数卷积的次数步长卷积核尺寸边缘填充卷积核个数卷积的特征尺寸计算卷积参数共享最大池化卷积的层数感受野本文介绍深度学习中极为重要的一个神经网络
y_dd
·
2023-07-24 16:56
深度学习
cnn
人工智能
深度神经网络基础——深度学习神经网络基础 & Tensorflow在深度学习的应用
入门&环境配置&认识Tensorflow三、线程与队列与IO操作神经网络基础知识1.简单神经网络2.卷积神经网络卷积层新的激活函数-Relu池化层(Pooling)计算案例：Mnist手写数字图片识别
卷积网络
案例一
Perley620
·
2023-07-24 15:36
python
深度学习
神经网络
dnn
Verilog
学习之路二——基础学习总结（摘取自菜鸟教程）
目录1
Verilog
设计方法2.基础语法2.1格式2.2数值表示数值种类表示方法2.3数据类型2.4表达式3.编译指令4.连续赋值5.过程结构6过程赋值7时序控制8语句块9循环10函数例子-数码管译码1
Verilog
码尔泰
·
2023-07-24 15:12
FPGA
Verilog
学习
fpga开发
基于二维
卷积网络
（2DCNN）多特征输入的风速预测项目实战（pytorch）（多特征）
一、项目简介本项目实现了基于二维
卷积网络
的多特征输入的的风速预测（使用了数据集中的8个特征作为输入），其效果明显比本人之前文章所做的一维多特征效果好。
科研小条
·
2023-07-24 15:31
pytorch
深度学习
神经网络
笔试题-2023-联发科-数字IC设计【纯净题目版】
设计笔试时长：90min笔试平台：oxcoder猿圈科技题目类型：简答题（90道）主观评价难易程度：★★☆☆☆知识覆盖：★☆☆☆☆超纲范围：★☆☆☆☆值得一刷：★★☆☆☆文章目录1(8分)[简答题]如下为一段
verilog
lu-ming.xyz
·
2023-07-24 14:55
2023
面试实录
数字IC设计
刷题
面经
秋招
笔试
如何格式化代码并在word中内嵌格式化代码，美化代码插入word中
：https://paste.ubuntu.com/2、在Poster处键入自己的名字或者昵称，Syntax处选择自己的代码类型（Ubuntu网站基本支持所有主流的代码类型），这里利用比较小众的语言：
Verilog
HDL
登 风
·
2023-07-23 05:59
其它
word
notepad++
【FPGA高速数据采集ATA接口
verilog
开发】——实现高速、稳定的数据传输
【FPGA高速数据采集ATA接口
verilog
开发】——实现高速、稳定的数据传输在数字电路设计中，FPGA（FieldProgrammableGateArray）是一个广泛使用的可编程逻辑器件。
2301_78484069
·
2023-07-23 00:21
fpga开发
matlab
使用dc_shell读.v(rtl/netlist)看电路图,打开gui
filelist1.2elaborate1.3设置current_design1.4link1.5后续综合流程2.启动dc，并读取netlist3.启动gui查看电路图使用dc_shell可以直接读取
verilog
cy413026
·
2023-07-22 17:17
soc
Tools
芯片后端
芯片
Keras-4-深度学习用于计算机视觉-猫狗数据集训练
卷积网络
相关知识点：从头训练
卷积网络
；数据增强；dropout；1.在猫狗分类数据集上训练一个卷积神经网络:1.1数据集下载及划分:下载链接：https://www.kaggle.com/c/dogs-vs-cats
@ZyuanZhang
·
2023-07-22 14:28
#
Keras学习记录
keras
学习
Keras-4-深度学习用于计算机视觉-卷积神经网络对 MNIST 数字进行分类:
和卷积层的区别在于：Dense层从输入特征空间中学到的是全局模式；而卷积层学到的是局部模式(学到的是卷积核大小的窗口中发现的模式)；卷积的两个性质：1).平移不变性(translationinvariant)：
卷积网络
在图像右下角学
@ZyuanZhang
·
2023-07-22 14:58
#
Keras学习记录
学习
keras
Kears-4-深度学习用于计算机视觉-使用预训练的
卷积网络
0.说明：本篇学习记录主要包括：《Python深度学习》的第5章（深度学习用于计算机视觉）的第3节（使用预训练的卷积神经网络）内容。相关知识点：预训练模型的复用方法；预训练网络(pretrainednetwork)是一个保存好的网络，之前已经在大型数据集上完成训练。理论上数据集足够大，那么该预训练网络就可以学到足够的特征，模型的可移植性就更好。预训练模型的使用方法：特征提取(featureextr
@ZyuanZhang
·
2023-07-22 13:20
#
Keras学习记录
keras
学习
10X空间转录组聚类分析之图
卷积网络
（graph convolutional network）算法解读
hello，接上一篇文章10X空间转录组聚类分析之图
卷积网络
（graphconvolutionalnetwork），我们回来解读SpaGCN对空间聚类和找空间高边基因的算法。
单细胞空间交响乐
·
2023-07-22 05:45
【System
Verilog
和UVM基础入门22】set_type_override_by_type
set_type_override_by_typepurevirtualfunctionvoidset_type_override_by_type(uvm_object_wrapperoriginal_type,uvm_object_wrapperoverride_type,bitreplace=1);//Function:set_type_override_by_name////Configur
开心快乐的
·
2023-07-21 21:08
汽车芯片IC验证
其他
【System
Verilog
and UVM基础入门14】UVM寄存器模型
第14讲UVM寄存器模型从小父亲就教育我，要做一个对社会有用的人！目录第14讲UVM寄存器模型Part1.概述Part2.set()和update()Part3.访问方式Part4.深入理解VCSralgen可以自动生成寄存器模型！本文就以ral_tommi.sv文件举例，理解寄存器模型！想想寄存器模型的存在意义！Part1.概述硬件中的各个功能模块可以由处理器来配置功能以及访问状态，而与处理器的
开心快乐的
·
2023-07-21 21:37
汽车芯片IC验证
硬件架构
fpga开发
Verilog
实现简单的总线轮训仲裁器
//下面这个是以输入信号作为状态机的转移条件，写得比较冗余：////
Verilog
Moduledemo1_lib.bus_arbitor.arch_name///////Discription://BusPollingArbitor
开心快乐的
·
2023-07-21 21:07
汽车芯片IC验证
fpga开发
FPGA驱动eMMC系列(一)-------简介
在网上也找了许多资料，但大多是介绍性的，以及对文档的翻译，没能很好的讲解如何从零编写
Verilog
代码来控制eMMC。看了很多文章，但大多大同小异，还是无从下手。
FPGA之旅
·
2023-07-21 16:42
FPGA
fpga开发
eMMC
FPGA驱动0.96oled显示屏 （4线 SPI）
verilog
语言
之前也陆陆续续看了很多博客，也都能在自己的屏幕上显示出来，但是问题就是不知道怎么修改代码显示自己希望显示的东西，而且由于没注释原因看不太懂最终的实现效果最终实现效果视频b站视频链接1(评论区有人给了源码的百度网盘链接)csdn博客链接1csdn博客链接2最终仔细看了这个博客，发现既简洁，又可以实现自己的目的。本篇文章参考链接本文在这篇博客基础上进行扩展，使其可以更方便的使用，定义如下变量mem，对
Mathematical dream
·
2023-07-21 16:40
fpga开发
verilog
spi
格局打开，Meta 发布免费商业应用的开源 AI 模型 Llama 2，网友：微软又赢麻了！...
CSDNnews）昔日的竞争对手，今日的合作盟友；忽如一夜春风来，开源大模型迎来新局面；今天是OSSAI胜利的一天；随着Meta最新发布一个新的开源AI模型——Llama2，网上盛赞的声音不绝于耳，甚至图灵奖得主、
卷积网络
之父
CSDN 程序人生
·
2023-07-21 09:58
人工智能
llama
SuperGlue学习记录之最优传输
SuperGlue结构先来看一下其结构：首先将两张图片送入特征提取网络，通过
卷积网络
提取出特征，主要有四个值，分别是两张图片的特征信息，diA与diB(1,256,997),256是维度特征，以及位置信息
彭祥.
·
2023-07-20 22:21
最优传输
学习
关于SV的一些知识1
首先在
verilog
重只有两种数据类型，即变量类型和现网类型，这两种都是四值逻辑。变量类型中的reg，integer可以储存组合逻辑或者时序逻辑，而线网类型中的wire可以用来连接硬件模块。
他乡的故乡人
·
2023-07-20 16:34
sv
有关验证的一些东西
fpga开发
前端
Circuits--Sequential Logic--Finite State Machines--Fsm1s
网址：https://hdlbits.01xz.net/wiki/Fsm1s//Notethe
Verilog
-1995moduledeclarationsyntaxhere:moduletop_module
余睿Lorin
·
2023-07-20 12:59
HDLbits
fpga
verilog
格局打开，Meta 发布免费商业应用的开源 AI 模型 Llama 2，网友：微软又赢麻了！...
CSDNnews）昔日的竞争对手，今日的合作盟友；忽如一夜春风来，开源大模型迎来新局面；今天是OSSAI胜利的一天；随着Meta最新发布一个新的开源AI模型——Llama2，网上盛赞的声音不绝于耳，甚至图灵奖得主、
卷积网络
之父
CSDN资讯
·
2023-07-20 09:04
人工智能
llama
【论文笔记】Factorizable Graph Convolutional Networks
Method2.1DisentanglingStep2.2AggregationStep2.3MergingStep3.总体架构4.超参数的设置FactorizableGraphConvolutionalNetworks，FactorGCN，可分解图
卷积网络
·
2023-07-20 07:23
论文
1024程序员节
LightGCN: Simplifying and Powering Graph Convolution Network for Recommendation 论文笔记
3.1LightGraphConvolution(LGC)3.2层组合和模型预测3.3矩阵表示4.实验4.1比较方法4.2和NGCF的性能比较4.3消融和有效性分析4.3.1层组合的影响4.3.2对称开方归一化的影响1.简介1.1背景介绍图
卷积网络
中的最常见的设计
·
2023-07-20 07:53
论文
推荐系统
深度学习
gcn
Verilog
：基础语法（下）
Verilog
：基础语法（上）模块与端口关键词：模块，端口，双向端口，PAD结构建模方式有3类描述语句：Gate（门级）例化语句，UDP(用户定义原语)例化语句和module(模块)例化语句。
JackHCC
·
2023-07-19 22:11
10
卷积网络
convolutional networks
卷积如果将图片从H∗W∗CH*W*CH∗W∗C拉伸到N∗1N*1N∗1的维度，而参数矩阵又是N∗MN*MN∗M的大小。N很大，M也很大。整个网络中的参数量会变得巨大。卷积过程，使用一个filter在整个图片上滑动。当然输入的图象可能有多个channel，输出的图象也可以有更多的channelPadding填充当卷积完成之后，会发现输出图像的HW高和宽都小了一圈。这时我们需要进行填充。一般都是填充0
黄昏贩卖机
·
2023-07-19 17:25
deep
learning
system
网络
cnn
神经网络
verilog
实现状态机
如愿一、使用工具二、要求三、需求分析四、时序切换五、检测10010串六、总结一、使用工具Quartus18.1二、要求1、根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能。
伊始不觉
·
2023-07-19 16:42
FPGA
fpga开发
Quartus-II 三种方式进行D触发器仿真
介绍1.2使用版本1.3安装教程二、Modelsim2.1介绍2.2主要特点2.3使用版本2.4安装教程三、D触发器3.1结构3.2工作原理3.3功能表四、D触发器原理图并仿真五、调用D触发器仿真六、
verilog
伊始不觉
·
2023-07-19 16:12
FPGA
fpga开发
Python案例｜使用
卷积网络
对星系图片进行分类
星系动物园（galaxyzoo）是由牛津大学等研究机构组织并邀请公众协助的志愿者科学计划，目的是为超过100万个星系图像进行分类。这是天文学中一次规模浩大的公众星空普查活动，大众参与热情高涨，在近十万名志愿者的积极参与下，只用了175天就完成了第一阶段的星系动物园项目：对95万个星系进行了分类，而且平均每个星系被分类了38次。根据星系动物园的研究结果，星系图像可以分为4大类：圆形星系、中间星系、侧
TiAmo zhang
·
2023-07-19 15:24
Python
python
开发语言
卷积神经网络
FPGA：vivado调试过程中ila使用和时钟域技巧
学习fpga，从
Verilog
学习，到程序编写，到行为仿真测试文件编写，随着FPGA学习的深入和程序不断编写，测试，最终需要进入到板级调试过程。
一支绝命钩
·
2023-07-19 14:17
FPGA
fpga开发
硬件工程
⑧【自监督学习 · 时空图
卷积网络
· 文献精读】步态识别 | 姿势估计 | 隐私保护 | 生物识别技术
其实，大家怀念的不是别人，而是——自己的青春啊！很多人其实你已经见过最后一面了，只是你没发觉而已…作者主页：追光者♂个人简介：[1]计算机专业硕士研究生[2]2022年度博客之星人工智能领域TOP4[3]阿里云社区特邀专家博主[4]CSDN-人工智能领域优质创作者[5]预期2023年10月份·准CSDN博客专家</
追光者♂
·
2023-07-19 05:54
小小的项目
(实战+案例)
人工智能
机器学习
深度学习
自监督
时空图卷积网络
FPGA实验四：交通灯控制器设计
实验结果及分析1、引脚锁定2、仿真波形及分析3、下载测试结果及分析五、实验心得1.解决实验中遇见的问题及解决2.实验完成的心得一、实验目的（1）熟悉交通灯控制器的工作原理；（2）掌握状态机的设计；（3）掌握用
Verilog
长安er
·
2023-07-19 04:14
FPGA设计
硬件
fpga开发
信号处理
实验报告
交通灯
iserdese2接口详解_7系列FPGA原语例程
【实例简介】7系列的
Verilog
/VHDL原语使用例程，可用NotePad或UltraEdit等工具打开查看【实例截图】【核心代码】7_Series_Library_Templates└──7_Series_Library_Templates
weixin_39716510
·
2023-07-18 23:45
iserdese2接口详解
图像采集——OV5640摄像头简介、硬件电路及上电控制的
Verilog
代码实现并进行modelsim仿真
文章目录前言OV5640参数和内部结构SCCB接口DVP接口帧时序硬件电路OV5640上电控制OV5640上电控制的
Verilog
代码前言链接：https://pan.baidu.com/s/1hmWm1w8Ny4Il25DIFR74Jw
Fighting_XH
·
2023-07-18 23:41
OV5640
verilog
硬件工程
fpga开发
数字信号处理
Verilog
基础知识-——计数器设计以及任意分频设计与modelsim仿真
文章目录1、模10计数器的设计与仿真2、加入使能信号3、先递增后递减的计数器设计与仿真4、二分频（用D触发器实现）5、三分频6、任意分频（占空比为50%）6.1任意偶数N分频方式6.2任意奇数N分频方式产生iic的scl250khz时钟频率计数器的逻辑功能：记录时钟脉冲的个数1、模10计数器的设计与仿真现要求设计模10计数器，0到9循环累加，计数满清0。moduleCount_1(inputclk
Fighting_XH
·
2023-07-18 23:11
FPGA基础
modelsim仿真
verilog
数字信号处理
fpga开发
fpga
硬件工程
FPGA基础学习——
Verilog
实现的边沿检测（上升沿下降沿检测）及Modelsim仿真
2、边沿检测的方法3、
Verilog
实现边沿检测4、上升沿、下降沿和数据沿是如何写出来的？5、亚稳态问题（多加一级寄存器来解决）1、什么是边沿检测？
Fighting_XH
·
2023-07-18 23:10
FPGA基础
modelsim仿真
fpga开发
学习
verilog
状态机设计——实现1011和101序列检测器
文章目录1检测1011序列1.1不重叠检测和重叠检测1.2
verilog
实现不重叠检测1.3
verilog
实现重叠检测2检测101序列1检测1011序列题目：用Moore型状态机实现序列“1101”从右到左的不重叠检测
Fighting_XH
·
2023-07-18 23:10
FPGA基础
modelsim仿真
verilog
状态机
Verilog
实现串口收发
主要逻辑参考stm32篇的GPIO模拟串口，接收主要是捕获开始信号，然后定时采样获取8位数据位（未考虑停止位和校验位）使用robeieda仿真结果（发送的仿真信号，然后再将接收的信号输出）接收：reg[15:0]uart_clk_count=0;reg[15:0]uart_trig_count=0;reg[15:0]uart_period=3472;//(1/9600)*33.333Mhz=347
山间朝暮-C
·
2023-07-18 23:08
FPGA
fpga开发
FPGA入门：QuartusⅡ实现半加器，全加器，四位全加器
1.2一位全加器二、原理图实现半加器与全加器2.1半加器2.1.1创建项目2.1.2原理图设计半加器2.1.3半加器波形仿真2.1.4将半加器设置为可调用元件2.2全加器2.2.1新建原理图2.2.2
Verilog
鸡腿堡堡堡堡
·
2023-07-18 20:04
fpga开发
FPGA学习——PWM实现呼吸流水灯（附源码）
文章目录一、PWM简介1.1PWM定义1.2PWM参数二、
Verilog
实现PWM呼吸灯三、实现效果四、总结一、PWM简介1.1PWM定义PWM是一种对模拟信号电平进行数字编码的方法。
鸡腿堡堡堡堡
·
2023-07-18 20:33
fpga开发
学习
Verilog
基础之十五、锁存器实现
目录一、前言二、工程设计2.1工程代码2.2综合结果2.3Latch实现一、前言在之前的文章中介绍过寄存器，本节介绍一个类似的逻辑单元：锁存器。在大部分的资料和文章介绍中，都是告诉读者设计中应尽量避免出现锁存器，这主要是由锁存器的特点决定的。锁存器和普通触发器最大的区别就是锁存器为电平触发，如高电平或低电平，而触发器为边沿触发，这一特性使得锁存器不如触发器稳定，电平触发容易受干扰信号的影响而导致状
知识充实人生
·
2023-07-18 19:31
Vivado
Verilog学习笔记
FPGA所知所见所解
fpga开发
存储器
触发器
Verilog
基础之十七、锁相环PLL
目录一、前言1.1背景1.2PLL结构二、工程设计2.1PLLIP核配置2.2设计代码2.3测试代码2.4仿真结果2.5常见问题一、前言1.1背景若将一个FPGA工程看做一个人体，时钟的重要性丝毫不亚于心脏对于人体的重要性，时钟的每一个周期对于工程都是一次全面的状态更新，因此，时钟的有效使用重要性不言而喻。以赛灵思7系列的器件为例，在之前的文章Xilinx之7系列时钟资源与时钟架构中，第三节时钟管
知识充实人生
·
2023-07-18 19:31
Vivado
FPGA所知所见所解
Verilog学习笔记
fpga开发
锁相环
PLL
modelsim仿真
Verilog
基础之十六、RAM实现
目录一、前言二、工程设计2.1RAMIP核使用2.2设计代码2.3仿真代码2.4综合结果2.5仿真结果一、前言工程设计中除逻辑计算单元外，存储单元也是不可获取的部分，RAM(RandomAccessMemory)随机存取存储器即可以写入数据，也可读取数据，写入或读取的位置由输入的地址决定。二、工程设计RAM作为常用的单元，器件都是自带对应的IP核，可直接创建例化使用，本文将介绍通过IP核以及RTL
知识充实人生
·
2023-07-18 19:25
Verilog学习笔记
Vivado
FPGA所知所见所解
fpga开发
RAM
随机存储器
modelsim
TORCH03_02数据加载中的图像处理
加载数据集设计图像预处理，PyTorch提供常见的图像处理，这些处理方式在AlexNet，ResNet，VGG等常见
卷积网络
中都可以见到。这里整理一下，便于使用的时候备查。
杨强AT南京
·
2023-07-18 13:03
verilog
有符号数加减法----正负128
目录1.加运算，+128或者+（-128）1）输入信号为8位有符号数2）输入信号为9位有符号数2.减法运算，-128或者-（-128）1）输入信号为8位有符号数2）输入信号为9位有符号数我们都知道对于
verilog
会飞的珠珠侠
·
2023-07-18 02:22
算法
verilog
基于System
Verilog
的同步FIFO实现(一)
FIFO，全称FirstInFirstOut，它是数字电路设计中一个重要的基本单元，它分为同步FIFO和异步FIFO，所谓同步FIFO，是指读写都是在同一个时钟的驱动下进行的，而异步FIFO读写操作的时钟是分离的，本文主要讲述同步FIFO的实现。如图，是同步FIFO的一个示意图，它由clk,rst,wr_en,rd_en,full,empty,rdata,wdata等信号构成，其中，full,em
FPGA硅农
·
2023-07-17 22:30
FPGA
数字IC设计
fpga开发
数字IC
systemverilog
Quartus/
Verilog
：移位实现不同频率的流水灯
//该程序将用移位来实现流水灯，每次左移一个流水灯；复位时流水灯全亮，高电平有效//三个分频，分别为亮灭灯间隔0.5s、以100HZ、10HZ频率闪烁moduleLED(inputclk,//时钟信号inputrst_n,//复位信号input[1:0]en,//控制分频的开关outputreg[9:0]led//流水灯输出);reg[27:0]count;//计数控制分频always@(pose
海上生明玉
·
2023-07-17 18:18
Verilog
verilog
vhdl
Verilog
学习网站推荐
推荐一个
Verilog
的学习网址hdlbits.01xz.net再附上一个大佬的博客https://www.cnblogs.com/BUAA-Wander/
曦哥刚学c语言
·
2023-07-17 16:11
Verilog
上一页
44
45
46
47
48
49
50
51
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他