E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
牛客网
Verilog
刷题——VL56
牛客网
Verilog
刷题——VL56题目答案题目 实现4bit无符号数流水线乘法器设计。
锅巴不加盐
·
2023-08-02 03:47
牛客刷题
fpga开发
Verilog
牛客网
Verilog
刷题——VL54
牛客网
Verilog
刷题——VL54题目答案题目 实现一个深度为8，位宽为4bit的双端口RAM，数据全部初始化为0000。具有两组端口，分别用于读数据和写数据，读写操作可以同时进行。
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
牛客网
Verilog
刷题——VL42
牛客网
Verilog
刷题——VL42题目答案题目 请设计一个可以实现任意小数分频的时钟分频器，比如说8.7分频的时钟信号，注意rst为低电平复位。
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
奇数分频
牛客网
Verilog
刷题——VL55
牛客网
Verilog
刷题——VL55题目答案题目 请用
Verilog
实现4位约翰逊计数器（扭环形计数器），计数器的循环状态如下： 电路的接口如下图所示： 输入输出描述：信号类型输入/输出位宽描述clkwireInput1
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
扭环形计数器
牛客网
Verilog
刷题——VL46
牛客网
Verilog
刷题——VL46题目解析答案题目 根据题目提供的双口RAM代码和接口描述，实现同步FIFO，要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。
锅巴不加盐
·
2023-08-02 03:47
牛客刷题
fpga开发
Verilog
同步FIFO
Fsm1s
//Notethe
Verilog
-1995moduledeclara
eachanm
·
2023-08-02 00:30
HDLBits题目
verilog
Icarus
Verilog
Icarus
Verilog
是一个
Verilog
仿真工具，以编译器的形式工作，将以
verilog
编写的源代码编译为某种目标格式。
m0_46521579
·
2023-08-01 20:47
ZYNQ
fpga开发
Arxiv网络科学论文摘要7篇(2019-12-19)
稀疏种子的竞争传染;多通道图
卷积网络
;通过协同图分区实现可扩展的异构社会网络对齐;比较虚拟实验和实地考察中行人的绕过障碍物的路径选择行为;网络上复现流行病的有影响力传播者;利用Konig-Egervary
ComplexLY
·
2023-08-01 19:16
TensorFlow项目练手（二）——猫狗熊猫的分类任务
项目介绍通过猫狗熊猫图片来对图片进行识别，分类出猫狗熊猫的概率，文章会分成两部分，从基础网络模型->利用
卷积网络
经典模型Vgg。
许英俊潇洒
·
2023-08-01 17:19
tensorflow
分类
人工智能
谈一谈UVM中的p_sequencer
先从System
Verilog
的语法说起我们先来看一个简单的例子：bird是一个基类classbird;bit[3:0]src=0;bit[3:0]drc=1;virtualtaskexec_task(
li_li_li_1202
·
2023-08-01 14:16
YOLO
[TOC]YOLOV1网络结构Yolo采用
卷积网络
来提取特征，然后使用全连接层来得到预测值。网络结构参考GooLeNet模型，包含24个卷积层和2个全连接层，如图8所示。
claude_vip
·
2023-08-01 13:47
Verilog
逻辑与(&&)、按位与(&)、逻辑或(||)、按位或(|)、等于(==)、全等(===)的区别
逻辑与（&&）逻辑与是一个双目运算符，当符号两边为1时输出1，符号两边为0时输出0。真值表：&&01xz00000101xxx0xxxz0xxx两个4bit的数字相与；A=4'b0x1z；B=4'b01xx；C=4'b00xz；求A&&B；A&&C；是什么值？当逻辑与&&操作符两边的数字均含有“1”，则输出1。那么怎么判断A、B、C为是否含有“1”呢。当A为0的时候，A等于4'b0，即每位都为0，
不吃葱的酸菜鱼
·
2023-08-01 10:13
Verilog
数据结构
verilog
代码实现序列检测器，以检测一个‘11001101’序列为例
用
verilog
代码实现序列检测器，以检测一个‘11001101’序列为例我的理解是，在当前输入位数下，输入正确或者错误对当前剩下的序列造成的影响来转移，这样免了一个状态转移图，什么意思呢？
风月ac
·
2023-08-01 09:00
verilog学习
自学
fpga开发
verilog
verilog
仿真文件TestBench编写
verilog
仿真文件TestBench编写笔者最近在准备
Verilog
的期末考，复习的同时，总结了一套testbench的编写风格。
风月ac
·
2023-08-01 09:00
verilog学习
fpga开发
verilog
Exams/2014 q4b
Considerthen-bitshiftregistercircuitshownbelow:Writeatop-level
Verilog
module(namedtop_module)fortheshiftregister
eachanm
·
2023-08-01 05:46
HDLBits题目
verilog
一文搞懂FPGA的
Verilog
分频
下面以
Verilog
HDL为基础介绍占空比为50%的分频器。1.偶分频偶分
Tyro111
·
2023-08-01 01:19
verilog学习
verilog
嵌入式
fpga
Verilog
parameter 参数
文章目录语法注意示例：支持递增或递减的计数器localparam
Verilog
支持使用参数来指定数据位宽或表示某些有特殊含义的常量，可以便于实现模块的通用性和以后的维护，对于同一个模块，可以通过指定不同的参数值来实现不同的功能
whik1194
·
2023-08-01 01:19
Verilog系列教程
Verilog
parameter
localparam
FPGA
Verilog
中parameter使用
概述模块定义模块调用Questasim仿真1.概述
Verilog
中通过使用parameter可以在调用模块时修改模块里面的常数参数，提高模块的复用性，类似C语言中函数的形参，在模块调用时将参数传入模块。
zlxiaoshanying
·
2023-08-01 01:19
#
EDA
verilog
parameter 位宽问题
前言一直以为parameter的位宽是无限的，其实不然。流程：仿真一下就知道啦：用处：精准控制位宽理论上会占用更少的内存，其他好像并没有什么卵用，注意不要越界，我这里系统默认32bit位宽。以上。转载于:https://www.cnblogs.com/kingstacker/p/7489796.html
相太阳
·
2023-08-01 01:49
一文搞懂
Verilog
if-else、if-if、case、？：语句优先级和latch生成情况
实验：一文搞懂FPGA中
Verilog
if-else、if-if、case、？：语句优先级和latch生成情况
JeremyDev97
·
2023-08-01 01:47
Verilog
verilog
fpga
硬件
Verilog
语法中parameter与localparam
Verilog
语法中parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.
Verilog
HDL基础.使用
Verilog
设计的QuartusII入门指南.使用
Verilog
设计的
橙黄橘绿时、
·
2023-08-01 01:47
学习
verilog
Verilog
语法【参数化设计（parameter 和defparam）】
在
Verilog
语法中，可以实现参数化设计。
Jakcia
·
2023-08-01 01:46
HDL
Verilog
parameter
Verilog
：parameter、localparam的区别和用法
一、区别parameter:可以在实例化时修改参数值localparam:只能在当前模块使用，不能进行实例化二、用法2.1设计文件中parameter的用法直接在模块名后面#(parameter参数名=参数值)moduletop_FIFO_ly#(parameterFIFO_DEPTH_16=16,parameterADDR_4=4)(//写inputw_en,inputw_clk,inputw_
崽崽今天要早睡
·
2023-08-01 01:46
#
▶Verilog语法
fpga开发
Verilog
参数Parameter篇
先说Parameters的三大分类分别是，ModuleParameter,LocalParameter以及SpecifyParameter。1.ModuleParameter：模块参数的声明语法是： 1)parameter [signed] [range] identifier=constant_mintypmax_expression 2)parameter {integer|real|
blanklog
·
2023-08-01 01:16
FPGA学习积累
Verilog
Verilog参数
Verilog语法
【
Verilog
】parameter
parameter用来定义常量，不允许在运行时修改它的值，即不能在组合逻辑或者时序逻辑中对其进行赋值。parameter声明parameter可以写在模块头部，也可以写在模块内部：modulefifo#(parameterMSB=3,LSB=0,DEPTH=4)(port_list);item;endmodulemodulefifo(port_list);parameterMSB=3,LSB=0,
流心芝士挞
·
2023-08-01 01:45
Verilog
verilog
【前端设计】尝试一文搞懂
verilog
parameter的全部细节
这里是尼德兰的喵·芯片设计相关文章，欢迎您的访问！如果文章对您有所帮助，期待您的点赞收藏！让我们一起为成为芯片前端全栈工程师而努力！一个参数的标准定义呢应该是这样的：parametertyperangename=value;也就是说一个标准的参数呢是有以下四个属性的：type类型，range位宽/区间，name名字和value数值。实际操作中呢，除了名字和数值其他两个是可以省略的，比如下面这些参数
尼德兰的喵
·
2023-08-01 01:15
芯片前端设计
verilog
芯片
verification
IC
CNN网络的故障诊断（轴承的多故障类型分类+Python代码）
全连接层在
卷积网络
中
向秃头前进中
·
2023-08-01 00:10
cnn
分类
python
深度学习
网络
神经网络
二维深度
卷积网络
模型下的轴承故障诊断
1.数据集使用凯斯西储大学轴承数据集，一共有4种负载下采集的数据，每种负载下有10种故障状态：三种不同尺寸下的内圈故障、三种不同尺寸下的外圈故障、三种不同尺寸下的滚动体故障和一种正常状态2.模型（二维CNN）使用数据增强的方式：重叠切割（每个样本长度是1024）通过reshape的方式变形为二维的输入形式（32,32,1）3实验效果0HP数据集(训练集与测试集比例为7:3)，测试集准确率为99.6
深度学习的奋斗者
·
2023-08-01 00:09
可创新代码
网络
python
算法
【面试题】与通义千问的芯片前端设计模拟面试归纳
在芯片前端设计中，常用的编程语言包括C、C++、
Verilog
和SystemC等。这些编
尼德兰的喵
·
2023-07-31 16:39
前端面经
面试
职场和发展
verilog
芯片
systemverilog
卷积层参数量计算
今天在看Ng的深度学习课程之
卷积网络
，我发现视频最后计算参数量那张表格好像有点错误，而且好像有不少同学没弄懂怎么计算卷积层的参数量，那我就说一说吧。
Dreamcatcher风
·
2023-07-31 13:04
机器学习/深度学习
深度学习
卷积神经网络
人工智能
Verilog
语法学习——LV2_异步复位的串联T触发器
LV2_异步复位的串联T触发器题目来源于牛客网[牛客网在线编程_
Verilog
篇_
Verilog
快速入门(nowcoder.com)](https://www.nowcoder.com/exam/oj?
灵风_Brend
·
2023-07-31 12:57
Verilog语法学习
学习
fpga开发
牛客网
Verilog
刷题——VL48
牛客网
Verilog
刷题——VL48题目答案题目 在data_en为高期间，data_in将保持不变，data_en为高至少保持3个B时钟周期。表明，当data_en为高时，可将数据进行同步。
锅巴不加盐
·
2023-07-31 11:52
牛客刷题
fpga开发
Verilog
跨时钟域处理
牛客网
Verilog
刷题——VL50
牛客网
Verilog
刷题——VL50题目答案题目 请编写一个模块，实现简易秒表的功能：具有两个输出，当输出端口second从1-60循环计数，每当second计数到60，输出端口minute加一，一直到
锅巴不加盐
·
2023-07-31 11:22
牛客刷题
fpga开发
Verilog
牛客网
Verilog
刷题——VL49
牛客网
Verilog
刷题——VL49题目解析答案题目 从A时钟域提取一个单时钟周期宽度脉冲，然后在新的时钟域B建立另一个单时钟宽度的脉冲。
锅巴不加盐
·
2023-07-31 11:22
牛客刷题
fpga开发
Verilog
跨时钟域处理
牛客网
Verilog
刷题——VL45
牛客网
Verilog
刷题——VL45题目解析答案题目 请根据题目中给出的双口RAM代码和接口描述，实现异步FIFO，要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。
锅巴不加盐
·
2023-07-31 11:51
牛客刷题
fpga开发
Verilog
异步FIFO
基于pyqt和
卷积网络
CNN的中文汉字识别
直接上效果演示图：通过点击按钮可以实现在画板上写汉字识别和加载图片识别两个功能。视频演示和demo仓库地址在b站视频001期：到此一游7758258的个人空间-到此一游7758258个人主页-哔哩哔哩视频所有代码展示：十分的简洁，主要是01,02,03.py文件运行01dataset.py可以将data文件下的图片数据集保存成txt格式记录。运行02train.py可以读取txt记录的图片数据进行
no_work
·
2023-07-31 10:31
python
深度学习
pyqt
cnn
人工智能
神经网络
python
基于Cyclone V SoC利用HLS实现卷积手写体数字识别设计
技术实现三层卷积两层池化两层全连接推理运算的手写体数字识别设计硬件环境：CycloneVSoC开发板SD卡电脑软件环境：Windows11Quartusprime18EclipseDS-5MobaXtermi++编译环境HLS工具语言：C
Verilog
HDL
ppqppl
·
2023-07-31 09:33
【图神经网络】个人综述分享
目录1引言2相关工作2.1行为识别2.2图
卷积网络
方法3图神经网络3.1频谱方法的应用3.2基于空间的图卷积神经网络4基于图卷积的行为识别网络设计4.1构造图拓扑结构的变化4.1.1按照输入特征区分4.1.2
Zongshun Wang的博客
·
2023-07-31 06:08
3D点云分割
深度学习
机器学习
人工智能
读论文：Deep Learning on Graphs: A Survey
=Abstract====Introduction====综述==一、图递归神经网络GraphRNN1.1节点级RNNsNode-LevelRNNs1.2图级RNNGraph-LevelRNNs二、图
卷积网络
a44267113
·
2023-07-31 06:37
深度学习
人工智能
神经网络
Verilog
语法学习——LV3_奇偶校验
LV3_奇偶校验题目来源于牛客网[牛客网在线编程_
Verilog
篇_
Verilog
快速入门(nowcoder.com)](https://www.nowcoder.com/exam/oj?
灵风_Brend
·
2023-07-30 21:30
Verilog语法学习
学习
fpga开发
Verilog
语法学习——边沿检测
边沿检测代码moduleedge_detection_p(inputsys_clk,inputsys_rst_n,inputsignal_in,outputedge_detected);//存储上一个时钟周期的输入信号regsignal_in_prev;always@(posedgesys_clkornegedgesys_rst_n)beginif(!sys_rst_n)signal_in_pre
灵风_Brend
·
2023-07-30 17:07
Verilog语法学习
学习
fpga开发
** Error: (vlog-13067) c:\Users\wsj\Desktop\����ģ��.v(1.19): Syntax error, unexpected non-printable
1、项目场景：在写
verilog
测试文档用于对项目仿真时报：**Error:(vlog-13067)c:\Users\wsj\Desktop\����ģ��.v(1.19):Syntaxerror,unexpectednon-printablecharacterwiththehexvalue
混子王江江
·
2023-07-30 14:03
FPGA
fpga开发
Verilog
语法学习——LV6_多功能数据处理器
LV6_多功能数据处理器题目来源于牛客网[牛客网在线编程_
Verilog
篇_
Verilog
快速入门(nowcoder.com)](https://www.nowcoder.com/exam/oj?
灵风_Brend
·
2023-07-30 06:12
Verilog语法学习
学习
fpga开发
VCS和Verdi联合仿真的Makefile脚本编写
listfilecomsimverdicleanlistfile:find-name"*.sv">filelist.fcom:vcs-full64-cppg++-4.8-ccgcc-4.8-LDFLAGS-Wl,--no-as-needed-s
verilog
-debug_access-timescale
FPGA硅农
·
2023-07-30 06:41
数字IC设计
VCS
Verdi
IC
【vim 学习系列文章 2 - vim 常用插件配置】
常用插件推荐1.1.3vimLeaderf1.1.4vimripgrep工具1.1.5vimLeaderf配合rg1.1.6vimautocmd配置1.2其它类型文件vimrc配置1.2.1System
Verilog
vimrc
CodingCos
·
2023-07-30 02:34
#
vim
学习系列文章
vim
vim
插件
plugin
fzf.vim
supertab
undotree
ripgrep
报错解决：Unable to find a `./myhdl.vpi‘ module on the search path.以及 %1 is not a valid Win32 application
问题产生在学习
Verilog
进行FFT的时候，从GitHub上找到了一个相关代码fft-dit-fpga。
A91A981E
·
2023-07-29 23:54
Verilog/FPGA
笔记
fpga开发
Verilog
仿真与验证 MATLAB —— 利用MATLAB对
Verilog
进行仿真验证
Verilog
仿真与验证MATLAB——利用MATLAB对
Verilog
进行仿真验证
Verilog
是一种硬件描述语言，通常用于数字电路设计。在设计过程中，需要对设计的电路进行仿真和验证以确保其正确性。
m0_47037246
·
2023-07-29 21:44
matlab
fpga开发
开发语言
Verilog
语法学习——LV4_移位运算与乘法
LV4_移位运算与乘法题目来源于牛客网[牛客网在线编程_
Verilog
篇_
Verilog
快速入门(nowcoder.com)](https://www.nowcoder.com/exam/oj?
灵风_Brend
·
2023-07-29 20:56
Verilog语法学习
fpga开发
Verilog
语法学习——LV7_求两个数的差值
LV7_求两个数的差值题目来源于牛客网[牛客网在线编程_
Verilog
篇_
Verilog
快速入门(nowcoder.com)](https://www.nowcoder.com/exam/oj?
灵风_Brend
·
2023-07-29 20:56
Verilog语法学习
学习
fpga开发
Verilog
-- 无符号整数除法器
Verilog
--无符号整数除法器（一）
verilog
中的除法-开发者博客n位的触发器，如果按照此方法，寄存器模式，需要n拍完成
gaoxcv
·
2023-07-29 19:23
fpga开发
上一页
42
43
44
45
46
47
48
49
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他