E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
卷积网络verilog
牛客网
Verilog
刷题——VL47
牛客网
Verilog
刷题——VL47题目答案题目 实现4bit位宽的格雷码计数器。
锅巴不加盐
·
2023-08-04 08:22
牛客刷题
fpga开发
Verilog
格雷码计数器
system
verilog
中的参数传递——ref、input、output
1、静态数组作为参数System
Verilog
中的静态数组、动态数组、队列都是用一块内存存放，而他们的名字作为该内存的地址，这点和c一致，但sv中没有指针的概念。
一只迷茫的小狗
·
2023-08-04 07:18
Systemverilog
SystemVerilog
System
Verilog
数组参数传递及引用方法总结
一、将常数数组传递给task/function如下面的程序，将一个常数数组传递给functionmodulemy_array_test();functionarray_test(intarray[4]);foreach(array[i])begin$display("array[%0d]=%0d",i,array[i]);endendfunctioninitialbeginarray_test('
一只迷茫的小狗
·
2023-08-04 07:16
Systemverilog
SystemVerilog
牛客网
Verilog
刷题——VL41
牛客网
Verilog
刷题——VL41题目答案题目 请设计一个可以实现任意小数分频的时钟分频器，比如说8.7分频的时钟信号，注意rst为低电平复位。
锅巴不加盐
·
2023-08-04 01:48
牛客刷题
fpga开发
Verilog
任意小数分频
Verilog
HDL可综合与不可综合语法
文章目录一、可综合的语法子集1.1模块声明类1.2端口声明1.3parameter1.4内部信号wire，reg1.5循环语句for1.6assign语句1.7always进程块1.8运算操作符1.9赋值符号=（阻塞）、<=（非阻塞）二、不可综合的语法子集2.1所有工具都不支持的结构2.2有些工具支持有些工具不支持的结构硬件描述语言（HDL）是用来描述数字电路和设计数字逻辑系统的语言。Verilo
cjx_csdn
·
2023-08-04 01:46
verilog
fpga
Verilog
寄存器电路描述（异步复位、异步置位等）
寄存器电路的
Verilog
描述方式一、最基本的寄存器二、异步复位寄存器三、异步置位寄存器四、既有异步复位又有异步置位五、同步使能寄存器寄存器是时序逻辑设计的核心。
cjx_csdn
·
2023-08-04 01:46
fpga开发
单片机
嵌入式硬件
Xilinx SecureIP使用
最近用到xilinx公司的iserdese2ip，在xilinx安装目录下的unisims文件夹下有该IP的功能模型文件，用nc
verilog
仿真的时候提示找不到B_ISERDESE2模块，经查B_ISERDESE2
fanjicong
·
2023-08-03 19:13
数电与
Verilog
基础知识之同步和异步、同步复位与异步复位
同步和异步是两种不同的处理方式，它们的区别主要在于是否需要等待结果。同步是指一个任务在执行过程中，必须等待上一个任务完成后才能继续执行下一个任务；异步是指一个任务在执行过程中，不需要等待上一个任务完成，可以同时执行多个任务。同步和异步的优缺点取决于具体的应用场景，一般来说，同步更容易理解和实现，但效率较低；异步更难理解和实现，但效率较高。举个例子，假设你要做一道菜，需要先切菜，再炒菜。如果你采用同
管二狗赶快去工作！
·
2023-08-03 17:46
数电与Verilog
fpga开发
tensorflow实现resnet-32残差
卷积网络
40行代码解决残差网络，觉得牛逼的点赞fromtensorflowimportkerasfromtensorflow.keras.layersimport*fromtensorflow.keras.modelsimport*fromtensorflow.compat.v1importConfigProtofromtensorflow.compat.v1importInteractiveSessio
菜椒爱菜鸟
·
2023-08-03 17:16
python
机器学习
tensorflow
深度学习
神经网络
Verilog
寄存器设计
任务描述本关任务：编写一个异步清零带写使能端的32位寄存器。相关知识CPU内的隐含寄存器是一些特殊的寄存器,对用户是不可用的,专供控制器使用。在指令执行过程中，由硬件自动控制这些寄存器。包括程序计数器PC、指令寄存器IR、程序状态字PSW、存储器地址寄存器MAR、存储器数据寄存器MDR等。其中：指令寄存器IR:用来存放当前正在执行的指令代码。程序计数器PC:也称为指令指针,用来指示将要执行的下一条
SY_XLR
·
2023-08-03 15:35
Verilog
fpga开发
【
Verilog
】建议从
Verilog
中删除那些难看的寄存器数据类型
CliffordE.Cummings摘要
Verilog
语言中最令人困惑的概念之一是什么时候变量是reg，什么时候变成wire？
江海寄余生_
·
2023-08-03 14:53
牛客网
Verilog
刷题——VL51
牛客网
Verilog
刷题——VL51题目答案题目 请编写一个十六进制计数器模块，计数器输出信号递增每次到达0，给出指示信号zero，当置位信号set有效时，将当前输出置为输入的数值set_num。
锅巴不加盐
·
2023-08-03 13:24
牛客刷题
fpga开发
Verilog语法基础
【ZYNQ】从入门到秃头08 FPGA片内异步FIFO读写测试实验
文章目录实验原理硬件设计添加FIFOIP核FIFO的端口定义与时序添加PLLIP核添加ILAIP核FIFO测试程序编写
Verilog
testbeach结果分析代码分析仿真分析板上验证FIFO是FPGA应用当中非常重要的模块
“逛丢一只鞋”
·
2023-08-03 07:57
ZYNQ
fpga开发
verilog
不常规用法
一、位宽统计
Verilog
定义计算位宽的函数clog2在很多情况下要计算输入输出的位宽，比如你写一个8*8的ram，那么地址需要三位去表示，那么这个函数的方便就体现出来了，你需要使用函数定义就好了。
朝阳群众&热心市民
·
2023-08-03 07:55
FPGA
fpga开发
FPGA利用查找表实现sin cos函数
1.生成0到360度的sin和cos函数的coe文件2.导入ROM里面3.编写
Verilog
程序4.进行仿真或者逻辑分析仪1.sin函数clear;clc;Quantify_bit=16;%量化位数theta
不贰洛客
·
2023-08-03 03:49
fpga开发
FPGA数字图像处理 灰度变换 Vivado传送图片数据
verilog
通常的在matlab软件里进行图像处理：1.通过现有的函数：rgb2gray2.通过rgb2gray的计算公式：约为0.299*R+0.587*G+0.114*Bclear;clc;pic_rgb1=imread('1.jpg');figure;imshow(pic_rgb1);fori=1:142forj=1:300pic_gray1(i,j)=uint8(0.299*pic_rgb1(i,j,
不贰洛客
·
2023-08-03 03:18
fpga开发
图像处理
verilog
system
Verilog
基础9——类的继承
1、描述子类继承父类的关键词：extends之前定义过的类Packet，可以进一步扩展构成一个它的子类LinkedPacket。类Packet的定义如下：classPacket;//class定义类类名packet//类packet的成员//数据或类属性bit[3:0]command;bit[40:0]address;bit[4:0]master_id;integertime_requested;
一只迷茫的小狗
·
2023-08-02 21:10
Systemverilog
SystemVerilog
system
verilog
中fork..join， join_any， join_none的用法和解析
1、fork..join,join_any以及join_none的用法进行总结1.1、fork..joinfork..join:必须等到statement1，statement2，statement3全部执行完之后，statement4才可以执行。fork…join内的所有语句都是并发执行（对于begin…end内部是顺序执行）示例：//---------fork...join----------
一只迷茫的小狗
·
2023-08-02 21:40
Systemverilog
SystemVerilog
Verilog
带参数的`define用法
宏除了可以进行简单的文本替换,还可以像函数和任务一样传递指定多个参数分别对文本进行对应的替换.示例1：`defineDisp(pa,pb,pc)\initial\begin\#1200;\$display("%d\n",(pa+pb+pc));\$display(`"data_``pa+data_``pb+data_``pc=%d`",(pa+pb+pc));\endmodulecdc_singl
一只迷茫的小狗
·
2023-08-02 21:40
verilog
FPGA
fpga开发
Verilog
中repeat的用法
repeat循环语句执行指定循环数，如果循环计数表达式的值不确定，即为x或z时，那么循环次数按0处理。repeat循环语句的语法为：repeat(循环次数表达式)begin语句块;end其中，“循环次数表达式”用于指定循环次数，可以是一个整数、变量或者数值表达式。如果是变量或者数值表达式，其数值只在第一次循环时得到计算，从而得以事先确定循环次数；“语句块”为重复执行的循环体。在可综合设计中，“循环
一只迷茫的小狗
·
2023-08-02 21:09
verilog
FPGA
fpga开发
System
Verilog
/
Verilog
的testbench中文件的写入和读取操作
System
Verilog
/
Verilog
提供的文件写入读取方法并不多，主要有两类。
小苍蝇别闹
·
2023-08-02 20:02
#
verilog
systemverilog
fpga/cpld
System
Verilog
中使用string所遇到的问题
在我之前的一个仿真中，需要从一个txt文本中提取发送数据的文本描述，然后转化为二进制数据作为被测试module的输入。以下就是文本描述的大致格式。K0.0K0.7K16.0D28.5K8.4在testbench中，需要识别文本中的编码类型，如K码或D码。同时把文本中的码转换为8bits的二进制数。我通过string变量读入每一行的信息，然后使用以下的方式来识别编码类型。$fgets(str_dat
小苍蝇别闹
·
2023-08-02 20:32
Systemverilog
verilog
string
testbench
System
verilog
中的iff事件控制
使用system
verilog
已经有一段时间了，主要是其中的部分新特性能够简化代码的编写，比如interface、支持多维端口等。
小苍蝇别闹
·
2023-08-02 20:31
#
systemverilog
注意力机制（二）
传送门：序列处理之RNN模型、注意力机制（一）里面的网络结构通常是循环网络或
卷积网络
。今天我们学习另外一种网络结构，用6个结构相同的Encoder串联构成编码层，用6个结构相同的Deco
整得咔咔响
·
2023-08-02 12:11
神经网络
人工智能
深度学习
python
java
牛客网
Verilog
刷题——VL56
牛客网
Verilog
刷题——VL56题目答案题目 实现4bit无符号数流水线乘法器设计。
锅巴不加盐
·
2023-08-02 03:47
牛客刷题
fpga开发
Verilog
牛客网
Verilog
刷题——VL54
牛客网
Verilog
刷题——VL54题目答案题目 实现一个深度为8，位宽为4bit的双端口RAM，数据全部初始化为0000。具有两组端口，分别用于读数据和写数据，读写操作可以同时进行。
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
牛客网
Verilog
刷题——VL42
牛客网
Verilog
刷题——VL42题目答案题目 请设计一个可以实现任意小数分频的时钟分频器，比如说8.7分频的时钟信号，注意rst为低电平复位。
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
奇数分频
牛客网
Verilog
刷题——VL55
牛客网
Verilog
刷题——VL55题目答案题目 请用
Verilog
实现4位约翰逊计数器（扭环形计数器），计数器的循环状态如下： 电路的接口如下图所示： 输入输出描述：信号类型输入/输出位宽描述clkwireInput1
锅巴不加盐
·
2023-08-02 03:17
牛客刷题
fpga开发
Verilog
扭环形计数器
牛客网
Verilog
刷题——VL46
牛客网
Verilog
刷题——VL46题目解析答案题目 根据题目提供的双口RAM代码和接口描述，实现同步FIFO，要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。
锅巴不加盐
·
2023-08-02 03:47
牛客刷题
fpga开发
Verilog
同步FIFO
Fsm1s
//Notethe
Verilog
-1995moduledeclara
eachanm
·
2023-08-02 00:30
HDLBits题目
verilog
Icarus
Verilog
Icarus
Verilog
是一个
Verilog
仿真工具，以编译器的形式工作，将以
verilog
编写的源代码编译为某种目标格式。
m0_46521579
·
2023-08-01 20:47
ZYNQ
fpga开发
Arxiv网络科学论文摘要7篇(2019-12-19)
稀疏种子的竞争传染;多通道图
卷积网络
;通过协同图分区实现可扩展的异构社会网络对齐;比较虚拟实验和实地考察中行人的绕过障碍物的路径选择行为;网络上复现流行病的有影响力传播者;利用Konig-Egervary
ComplexLY
·
2023-08-01 19:16
TensorFlow项目练手（二）——猫狗熊猫的分类任务
项目介绍通过猫狗熊猫图片来对图片进行识别，分类出猫狗熊猫的概率，文章会分成两部分，从基础网络模型->利用
卷积网络
经典模型Vgg。
许英俊潇洒
·
2023-08-01 17:19
tensorflow
分类
人工智能
谈一谈UVM中的p_sequencer
先从System
Verilog
的语法说起我们先来看一个简单的例子：bird是一个基类classbird;bit[3:0]src=0;bit[3:0]drc=1;virtualtaskexec_task(
li_li_li_1202
·
2023-08-01 14:16
YOLO
[TOC]YOLOV1网络结构Yolo采用
卷积网络
来提取特征，然后使用全连接层来得到预测值。网络结构参考GooLeNet模型，包含24个卷积层和2个全连接层，如图8所示。
claude_vip
·
2023-08-01 13:47
Verilog
逻辑与(&&)、按位与(&)、逻辑或(||)、按位或(|)、等于(==)、全等(===)的区别
逻辑与（&&）逻辑与是一个双目运算符，当符号两边为1时输出1，符号两边为0时输出0。真值表：&&01xz00000101xxx0xxxz0xxx两个4bit的数字相与；A=4'b0x1z；B=4'b01xx；C=4'b00xz；求A&&B；A&&C；是什么值？当逻辑与&&操作符两边的数字均含有“1”，则输出1。那么怎么判断A、B、C为是否含有“1”呢。当A为0的时候，A等于4'b0，即每位都为0，
不吃葱的酸菜鱼
·
2023-08-01 10:13
Verilog
数据结构
verilog
代码实现序列检测器，以检测一个‘11001101’序列为例
用
verilog
代码实现序列检测器，以检测一个‘11001101’序列为例我的理解是，在当前输入位数下，输入正确或者错误对当前剩下的序列造成的影响来转移，这样免了一个状态转移图，什么意思呢？
风月ac
·
2023-08-01 09:00
verilog学习
自学
fpga开发
verilog
verilog
仿真文件TestBench编写
verilog
仿真文件TestBench编写笔者最近在准备
Verilog
的期末考，复习的同时，总结了一套testbench的编写风格。
风月ac
·
2023-08-01 09:00
verilog学习
fpga开发
verilog
Exams/2014 q4b
Considerthen-bitshiftregistercircuitshownbelow:Writeatop-level
Verilog
module(namedtop_module)fortheshiftregister
eachanm
·
2023-08-01 05:46
HDLBits题目
verilog
一文搞懂FPGA的
Verilog
分频
下面以
Verilog
HDL为基础介绍占空比为50%的分频器。1.偶分频偶分
Tyro111
·
2023-08-01 01:19
verilog学习
verilog
嵌入式
fpga
Verilog
parameter 参数
文章目录语法注意示例：支持递增或递减的计数器localparam
Verilog
支持使用参数来指定数据位宽或表示某些有特殊含义的常量，可以便于实现模块的通用性和以后的维护，对于同一个模块，可以通过指定不同的参数值来实现不同的功能
whik1194
·
2023-08-01 01:19
Verilog系列教程
Verilog
parameter
localparam
FPGA
Verilog
中parameter使用
概述模块定义模块调用Questasim仿真1.概述
Verilog
中通过使用parameter可以在调用模块时修改模块里面的常数参数，提高模块的复用性，类似C语言中函数的形参，在模块调用时将参数传入模块。
zlxiaoshanying
·
2023-08-01 01:19
#
EDA
verilog
parameter 位宽问题
前言一直以为parameter的位宽是无限的，其实不然。流程：仿真一下就知道啦：用处：精准控制位宽理论上会占用更少的内存，其他好像并没有什么卵用，注意不要越界，我这里系统默认32bit位宽。以上。转载于:https://www.cnblogs.com/kingstacker/p/7489796.html
相太阳
·
2023-08-01 01:49
一文搞懂
Verilog
if-else、if-if、case、？：语句优先级和latch生成情况
实验：一文搞懂FPGA中
Verilog
if-else、if-if、case、？：语句优先级和latch生成情况
JeremyDev97
·
2023-08-01 01:47
Verilog
verilog
fpga
硬件
Verilog
语法中parameter与localparam
Verilog
语法中parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.
Verilog
HDL基础.使用
Verilog
设计的QuartusII入门指南.使用
Verilog
设计的
橙黄橘绿时、
·
2023-08-01 01:47
学习
verilog
Verilog
语法【参数化设计（parameter 和defparam）】
在
Verilog
语法中，可以实现参数化设计。
Jakcia
·
2023-08-01 01:46
HDL
Verilog
parameter
Verilog
：parameter、localparam的区别和用法
一、区别parameter:可以在实例化时修改参数值localparam:只能在当前模块使用，不能进行实例化二、用法2.1设计文件中parameter的用法直接在模块名后面#(parameter参数名=参数值)moduletop_FIFO_ly#(parameterFIFO_DEPTH_16=16,parameterADDR_4=4)(//写inputw_en,inputw_clk,inputw_
崽崽今天要早睡
·
2023-08-01 01:46
#
▶Verilog语法
fpga开发
Verilog
参数Parameter篇
先说Parameters的三大分类分别是，ModuleParameter,LocalParameter以及SpecifyParameter。1.ModuleParameter：模块参数的声明语法是： 1)parameter [signed] [range] identifier=constant_mintypmax_expression 2)parameter {integer|real|
blanklog
·
2023-08-01 01:16
FPGA学习积累
Verilog
Verilog参数
Verilog语法
【
Verilog
】parameter
parameter用来定义常量，不允许在运行时修改它的值，即不能在组合逻辑或者时序逻辑中对其进行赋值。parameter声明parameter可以写在模块头部，也可以写在模块内部：modulefifo#(parameterMSB=3,LSB=0,DEPTH=4)(port_list);item;endmodulemodulefifo(port_list);parameterMSB=3,LSB=0,
流心芝士挞
·
2023-08-01 01:45
Verilog
verilog
【前端设计】尝试一文搞懂
verilog
parameter的全部细节
这里是尼德兰的喵·芯片设计相关文章，欢迎您的访问！如果文章对您有所帮助，期待您的点赞收藏！让我们一起为成为芯片前端全栈工程师而努力！一个参数的标准定义呢应该是这样的：parametertyperangename=value;也就是说一个标准的参数呢是有以下四个属性的：type类型，range位宽/区间，name名字和value数值。实际操作中呢，除了名字和数值其他两个是可以省略的，比如下面这些参数
尼德兰的喵
·
2023-08-01 01:15
芯片前端设计
verilog
芯片
verification
IC
上一页
41
42
43
44
45
46
47
48
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他