E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
紫光同创FPGA开发笔记
嵌牛3
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩
·
2024-01-05 03:06
【ZYNQ】教你用 Vivado HLS 快速设计一个 IP
Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的
FPGA
进行编程,从而提高抽象的层级,大大减少了使用传统RTL描述进行
FPGA
开发所需的时间。
Hello阿尔法
·
2024-01-04 23:21
ZYNQ7000
fpga开发
HLS
PCI Verilog IP 设计
设计目的是为了提供基于源码的PCIIP,这样硬件就不必受限于某一个
FPGA
型号,也方便ASIC迁移。
Hello-FPGA
·
2024-01-04 19:15
fpga开发
单片机
嵌入式硬件
XILINX_IP核_DMA
DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分,如ZYNQ系列的板卡中包含PS模块即arm,是存在硬核DMA的,硬核DMA的传输速度不如PL端
FPGA
victor-f
·
2024-01-04 19:15
fpga开发
xilinx dma 程序
XilinxDMA程序是一个为Xilinx器件(如
FPGA
)开发的数据传输程序。
金刚廉神兽
·
2024-01-04 19:15
fpga开发
ZYNQ 核心板 底板 开源啦!
Hello-
FPGA
ZYNQ设计开源啦!
Hello-FPGA
·
2024-01-04 19:15
fpga开发
Hello-
FPGA
CoaXPress 2.0
FPGA
HOST IP Core PCIe Demo User Manual
目录1说明42设备连接73VIVADO
FPGA
工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA
·
2024-01-04 19:45
fpga开发
CoaXPress HOST IP Core Microblaze Standalone Demo
目录Hello-
FPGA
CoaXPress2.0Host
FPGA
IPCoreDemo41说明42设备连接53VIVADO
FPGA
工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA
·
2024-01-04 19:45
fpga开发
CoaXPress 2.0
FPGA
4 Channel Host and Device FMC Card User Manual
Hello-
FPGA
CoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA
·
2024-01-04 19:44
fpga开发
驱动开发
硬件架构
【Xilinx DMA】Xilinx
FPGA
DMA介绍
DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下,完成对内存的存取。在PS和PL两端都有DMA,其中PS端的是硬核DMA,而PL端的是软核DMA。如何选用这两个DMA呢?如果从PS端的内存DDR3到I/O、DDR3、OCM,少量的数据传输就用PS端的DMA;而对于大量数据的搬运,内存DDR3到PL的软核AXIDMA,并且用HP接口以达到高速传输的效果,但是其缺
Linest-5
·
2024-01-04 19:44
FPGA
fpga开发
硬件工程
嵌入式硬件
硬件架构
Xilinx DMA的几种方式与架构
DMA是directmemoryaccess,在
FPGA
系统中,常用的几种DMA需求:1、在PL内部无PS(CPU这里统一称为PS)持续干预搬移数据,常见的接口形态为AXIS与AXI,AXI与AXI;2
Hello-FPGA
·
2024-01-04 19:13
fpga开发
Intel MediaSDK
硬件加速是指通过显卡,
FPGA
等硬件进行视频编解码,由于硬件有专门优化,所以性能高,能耗低,非硬件加速编解码是指通过CPU进行视频编解码,性能就没那么高(虽然有相关CPU指令优化),由于视频编解码计算量很大
gykimo
·
2024-01-04 15:45
Synplify定义全局变量
GUI:option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdef
FPGA
那在CompilerDirectives处填写
FPGA
=1即可如果有多个
Jade-YYS
·
2024-01-04 11:20
fpga开发
Vivado link synplify edf 和 xilinx ip或者原语
/XX.edif添加IPlink_design-topXX-partXXwrite_checkpointlinked.dcp-part指的是
FPGA
器件-top指的是顶层的名字,乱填会报错read_edif
Jade-YYS
·
2024-01-04 11:18
fpga开发
Python3
开发笔记
(简洁版)
一、开发编辑器1.pycharm2.IDLE(Python自带软件)方法:MicrosoftStore搜索Python安装二、数据类型Python中有以下几种主要的数据类型:数字(Numbers)、字符串(Strings)、布尔值(Boolean)、空值(None)、列表(Lists)、元组(Tuples)、字典(Dictionaries)、集合(Sets)。1.数字(Numbers)在Pytho
巨人张
·
2024-01-04 10:01
笔记
python
pycharm
【INTEL(ALTERA)】Agilex7 M 系列动态重配置
FPGA
IP接口 PHY Lite 无法校准
说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题,当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列
FPGA
中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架
·
2024-01-04 08:19
INTEL(ALTERA)
FPGA
fpga开发
【INTEL(ALTERA)】Arria V
FPGA
GPIO 引脚上的内部箝位二极管是否始终处于活动状态?
说明当设备未通电或未配置设备时,英特尔®Arria®V
FPGA
GPIO引脚上的内部箝位二极管是否处于活动状态?
神仙约架
·
2024-01-04 08:11
INTEL(ALTERA)
FPGA
fpga开发
STM32 HAL库定时器触发DMA并口数据传输
代码目的:STM32与
FPGA
通讯,通过8位并口线进行通讯,16byte的数据在10us之内通过8位并口数据线传给
FPGA
,
FPGA
读取该数据。
make no noise
·
2024-01-04 08:35
STM32学习
stm32
fpga开发
嵌入式硬件
从源码到架构实战,Spring Boot+Spring Cloud微服务
开发笔记
全分享
就一个字“屌”分享一份由阿里p8大牛编写的【SpringBoot+SpringCloud微服务开发实战笔记】此份适合的读者:微服务开发入门人员,入门编程的学员,中级编程的学员,在校学生,微服务框架研究人员在当前技术迭代很快的情况下,本书从基础入门开始,然后一步步加深,希望可以把每个知识点描述清楚,希望读者可以快速上手,并加深对每个组件的理解。在本书的编写期间,我查找了很多资料,看过很多源码,使自己
Java技术那些事儿
·
2024-01-04 07:40
微服务
spring
boot
spring
cloud
java
学习
小学英语教学中多元识读能力教学法
但每一模态在实现特定的符号目标的同时,亦共
同创
造和设计意义。
Dreamhigh
·
2024-01-04 07:57
Elasticsearch:如何使用 Elasticsearch 进行排序
他们共
同创
造了独特而持久的传统,鼓励节日期间的慷慨和良好行为。当然,他们正在使用Elasticsearch来追踪行为不端
Elastic 中国社区官方博客
·
2024-01-04 06:11
Elasticsearch
Elastic
elasticsearch
大数据
搜索引擎
数据库
全文检索
FPGA
万花筒之(十七):基于
FPGA
的卷积神经网络实现之池化模块、全连接模块与输出
姓名:张俸玺学号:20012100022学院:竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/1070845889【嵌牛导读】
FPGA
张俸玺20012100022
·
2024-01-04 05:01
《敏捷革命:提升个人创造力与企业效率的全新协作模式》
杰夫·萨瑟兰,被誉为“Scrum之父”,是敏捷管理方法的发明者和共
同创
造人,也是敏捷宣言的起草人。他曾先后担任了11家软件公司的首席执行官和首席技术官,积累了丰富的项目管理经验。
小知嘛
·
2024-01-04 03:42
Vector CANOE VT2004A配置详解
系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列板卡文章导览,下面链接可直接跳转VectorCANoeVTsystem传送门文章目录引言关于VT2004A
FPGA
VT2004A
diagCar
·
2024-01-04 00:35
CANOE之VT
System
测试工具
汽车
fpga开发
信息与通信
车载系统
功能测试
何凯明:Single Image Haze Removal Using Dark Channel Prior
参考:19_基于暗通道先验的图像去雾算法(原理)_大磊
FPGA
图像处理_哔哩哔哩_bilibili参考:走出寂静岭!
mytzs123
·
2024-01-04 00:31
图像增强
人工智能
计算机视觉
Android
开发笔记
(四)
中级控件图形定制图形Drawable形状图形Shape状态列表图形选择按钮复选框CheckBox开关按钮Switch单选按钮RadioButton文本输入编辑框EditText焦点变更监听器图形定制图形DrawableAndroid把所有能够显示的图形都抽象为Drawable类(可绘制的),这里的图形不止是图片,还包括色块、画板、背景等。包含图片在内的图形文件放在res目录下的各个drawable
so.far_away
·
2024-01-03 23:49
安卓开发进阶
android
笔记
人工智能
IC职场说——入职4个月数字IC前端设计师兄感受(篇一)
做IC这个岗位的感受我在校期间是做
FPGA
开发的,工作后做的是数字IC前端,很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身,可能会一些
FPGA
经验或者只会用Veri
数字积木
·
2024-01-03 23:37
算法
python
java
人工智能
编程语言
数字IC入门基础(汇总篇)
文章目录数字IC设计流程
FPGA
设计流程组合与时序综合速度优化与面积优化同步通信(有没有同步时钟)与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路
IC学习者
·
2024-01-03 23:04
数字IC
数字IC
迅为嵌入式linux驱动
开发笔记
(五)—pinctl和gpio子系统
一、pinctl和gpio子系统pinctrl子系统设置引脚的复用关系和电气属性。2、LinuxPinctrl子系统提供的功能是什么?(1)管理系统中所有的可以控制的pin,在系统初始化的时候,枚举所有可以控制的pin,并标识这些pin。(2)管理这些pin的复用(Multiplexing)。对于SOC而言,其引脚除了配置成普通的GPIO之外,若干个引脚还可以组成一个pingroup,形成特定的功
梅山剑客
·
2024-01-03 21:11
Linux操作系统
#
嵌入式驱动linux
linux
学习
单片机
arm
驱动开发
【
FPGA
入门】第八篇、
FPGA
驱动VGA实现动态图像移动
目录第一部分、实现效果第二部分、动态VGA显示的原理1、将动态显示的区域提前进行赋值2、图像块的移动是每张图片叠加后的效果3、如何实现图像块位置的改变第三部分、系统结构和驱动波形1、系统的Top-down结构2、图像块移动的驱动波形第四部分、代码1、同步信号驱动vga_driver.v2、方块移动和rgb输出模块rgb.out.v3、顶层模块top_vga_move.v第五部分、总结1、关于显示的
大屁桃
·
2024-01-03 20:17
FPGA的学习之旅
fpga开发
FPGA
LCD1602驱动代码 (已验证)
一.需求解读1.需求在液晶屏第一行显示“HELLO
FPGA
1234!”2.知识背景1602液晶也叫1602字符型液晶,它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LEEE@FPGA
·
2024-01-03 19:23
FPGA学习记录
fpga开发
【
FPGA
/verilog -入门学习16】
fpga
状态机实现
需求:用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据(每个时钟周期输入1bit),当检测到一串“101100”的输入数据时,产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后,输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代
·
2024-01-03 17:06
verilog
&FPGA
fpga开发
【
FPGA
/verilog -入门学习15】vivado
FPGA
数码管显示
1,需求:使用xc720开发板的8个数码管显示123456782,需求分析:75hc5951,74hc595驱动,将串行数据转换成并行输出。对应研究手册2,发送之前将要发的数据,合并成高8位:SEG,低8位:SEL,结合testbanch查看波形,使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代
·
2024-01-03 17:34
verilog
&FPGA
fpga开发
2021-06-25
每日感恩1.感恩家人陪伴,共
同创
造美好生活2.感恩生活的美好,苦乐都是财富3.感恩邻居信任,助人助已4.感恩中宏的教育培养,老师的大爱付出,越来越好5.感恩上海的美好,千好万好,自己的狗窝最好
王贵晓幸福
·
2024-01-03 15:21
金晓海院长作品被列为中国非物质文化遗产名录
现为杭州兰亭画院院长、中南海
紫光
阁画院院士、中国文联书画艺术交流中心会员、中国美术研究院研究员、浙江省诗书画之友社理事、浙江省国际美术交流协会理事、浙江省花鸟画家协会会员。一级美术师,画家,教授。
今天头条书画艺术
·
2024-01-03 15:21
如何用
FPGA
输出正弦波、三角波等
如何用
FPGA
输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台:Quartusll2、芯片:不重要二、步骤1、设置ROMIP核设置ROMIP核,根据使用的
第六个葫芦娃
·
2024-01-03 14:26
FPGA
fpga
154-基于FMC 八路SFP+万兆光纤子卡
一、板卡概述本卡是一个
FPGA
夹层卡(FMC)模块,可提供高达8个SFP/SFP+模块接口,直接插入千兆位级收发器(MGT)的赛灵思
FPGA
。
Anin蓝天
·
2024-01-03 13:39
fpga开发
信号处理
图像处理
嵌入式硬件
4 路 SFP+光纤接口 FMC 子板
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:35
fpga开发
信号处理
信息与通信
图像处理
两通道SFP+和单通道QSFP+万兆光纤子卡
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:35
fpga开发
信号处理
信息与通信
图像处理
2路 QSFP+ 万兆光纤FMC子卡
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:05
fpga开发
信号处理
信息与通信
图像处理
207-MC207-基于FMC 两路QSFP+光纤收发子卡
MC207-基于FMC两路QSFP+光纤收发子卡一、板卡概述本卡是一个
FPGA
夹层卡(FMC)模块,可提供高达2个QSFP/QSFP+模块接口,直接插入千兆位级收发器(MGT)的赛灵思
FPGA
。
hexiaoyan827
·
2024-01-03 13:04
2019
2021
FMC子卡模块
QSFP子卡模块
光纤收发子卡
通信与处理平台(全国产硬件平台)
1.JFM7K325T核心板JFM7K325T核心板是一款基于复旦微
FPGA
设计的高端工业级模块,采用100%全国产化设计。
FPGA
引脚资源通过工业级高速B2B连接器引出。
彬鸿科技
·
2024-01-03 13:31
产品选型
fpga开发
11组的今天
希望大家及时参加,共
同创
造会更好!
潘霖毅
·
2024-01-03 13:01
FPGA
系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇
FPGA
技术江湖
一、半加器概念半加器,就是y=a+b,不考虑进位,如下真值表,a、b表示2个相加的数,y表示和,Co表示结果有没有进位从真值表可以得出,y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器,就是y=a+b+c_up,要考虑进位,如下真值表,a、b表示2个相加的数,c_up表示低位向本位的进位标志,Co表示计算结果有没有向高位进位。从真值表可以得出,y和Co的布尔表达式y=
ONEFPGA
·
2024-01-03 13:03
fpga开发
学习
北京大学 - 智元机器人(稚晖君)联合实验室正式成立
智元机器人是由“华为天才少年”彭志辉(稚晖君)等来自多家大型科技公司的科技专业人才共
同创
立的,他们在2023年12月完成了一轮新的融资。
Lorin 洛林
·
2024-01-03 11:49
互联网资讯
机器人
业界资讯
FPGA
底层资源介绍
Xilinx
FPGA
底层资源介绍本文转载自:瓜大三哥微信公众号XILINX
FPGA
芯片整体架构如下所示,整个芯片是以BANK进行划分的,不同的工艺、器件速度和对应的时钟具有不同的BANK数量(下面截图是以
疯狂的泰码君
·
2024-01-03 07:09
FPGA
fpga开发
N1ghtBreeze ZYNQ与一般
FPGA
的区别
https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学
FPGA
的时候用的是基于spartan的
FPGA
开发板,当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级
疯狂的泰码君
·
2024-01-03 07:39
FPGA
fpga开发
【
紫光
同创
PCIE教程】——DMA读写/PIO内存读写TLP解析
本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(http://www.meyesemi.com)一:PIO内存读写操作TLP解析PCIE有三种空间——内存空间、IO空间、配置空间,其中内存空间是目前PCIE设备常用的空间,IO空间是为了兼容以前的PCI设备(PCIE设备几乎不用IO空间了),配置空间是PCIE设备的信息空间(ID、BAR、等等都写在里面,主机
小眼睛FPGA
·
2024-01-03 06:33
FPFA
fpga开发
fpga开发
fpga
【
紫光
同创
国产
FPGA
教程】——(PGL22G第一章)LED流水灯实验例程
本原创教程由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com)适用于板卡型号:
紫光
同创
PGL22G开发平台(盘古EU22K)一:盘古EU22K
小眼睛FPGA
·
2024-01-03 06:00
fpga开发
CPU/
FPGA
/专用 IC 访问外挂存储器等必须进行时序分析
CPU、
FPGA
(现场可编程门阵列)和专用集成电路(IC)访问外挂存储器时必须进行时序分析的原因是为了确保数据的正确性和系统的稳定性。
手搓机械
·
2024-01-03 02:31
fpga开发
设计规范
上一页
18
19
20
21
22
23
24
25
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他