视频图像编解码FPGA

性能优化必知必会

系统性能调优分为四个层次基础设施网络编解码分布式系统性能整体提升一：基础设施优化从提升单机进程的性能入手，包括高效的使用主机的CPU、内存、磁盘等硬件，通过提高并发编程提升吞吐量，根据业务特性选择合适的算法
Songbl_·2023-08-09 03:09

香山处理器跑仿真和跑FPGA两套环境配置过程小结

============================================裸机ubuntu18.04上运行香山处理器（南湖）makeverilog============================================systemprogramproblemdetected-sudovi/etc/default/apportsudoaptinstalltreegitc
前滩西岸·2023-08-09 01:53

android nv21数据用mediacodec编解码

在Android中使用MediaCodec进行NV21编码和解码的过程如下：编码NV21数据：//创建MediaCodec编码器，并配置编码器格式和参数valencoder=MediaCodec.createEncoderByType("video/avc")valmediaFormat=MediaFormat.createVideoFormat("video/avc",width,height)
一航jason·2023-08-09 00:22

MediaCodec创建对应解码器

媒体编解码API使用示例//获取相关格式文件的内容信息，如轨道数量、获取MIME信息、视频的高度与宽度、语言格式、播放总时长等MediaExtractormediaExtractor=newMediaExtractor
wing_7·2023-08-08 22:47

FFmpeg 编码详细流程

介绍FFmpeg的libavcodec模块完成音视频多媒体的编解码模块。FFmpeg本身不具有音视频编码的功能和底层能力，只是对各类第三方的编码器API进行封装调用。
DogDaoDao·2023-08-08 20:37

Lattice FPGA解码MIPI视频，IMX219摄像头4Line 1080P采集USB3.0输出，提供工程源码硬件原理图PCB和技术支持

目录1、前言2、LatticeFPGA解码MIPI的性能及其优越性3、我这里已有的MIPI编解码方案4、详细设计方案IMX219摄像头及其转接板D-PHY数据对齐MIPICSI2视频数据格式转换视频输出矫正
9527华安·2023-08-08 14:45

FPGA实现SDI视频编解码 SDI接收发送，提供2套工程源码和技术支持

目录1、前言2、设计思路和框架SDI接收SDI缓存写方式处理SDI缓存读方式处理SDI缓存的目的SDI发送3、工程1详解4、工程2详解5、上板调试验证并演示6、福利：工程代码的获取1、前言FPGA实现SDI
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现H264视频压缩 提供工程源码和技术支持

这里写目录标题1、前言2、我这里已有的视频图像编解码方案3、H264视频压缩理论4、H264视频压缩-性能表现5、H264视频压缩-设计方案6、Vivado工程详解7、Vivado功能仿真8、福利：工程代码的获取
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现H265视频压缩 支持4K30帧分辨率 提供工程源码和技术支持

这里写目录标题1、前言2、我这里已有的视频图像编解码方案3、H265--视频压缩理论4、H265--视频压缩--性能表现5、H265--视频压缩--设计方案6、H265--视频压缩--时序7、Vivado
9527华安·2023-08-08 14:14

FPGA纯verilog代码实现4路视频缩放拼接 提供工程源码和技术支持

目录1、前言2、目前主流的FPGA图像缩放方案3、目前主流的FPGA视频拼接方案4、本设计方案的优越性5、详细设计方案解读HDMI输入图像缩放图像缓存VGA时序HDMI输出6、vivado工程详解7、上板调试验证
9527华安·2023-08-08 14:13

FPGA使用GTX实现SFP光纤收发SDI视频 全网首创略显高端 提供工程源码和技术支持

目录1、前言2、设计思路和框架3、vivado工程详解4、上板调试验证并演示5、福利：工程代码的获取1、前言FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971
9527华安·2023-08-08 14:43

FPGA纯verilog实现视频拼接，纯逻辑资源搭建，提供4套工程源码和技术支持

.总体设计方案3.视频拼接方案算法4.工程1：单路视频输出5.工程2：2路视频拼接输出6.工程3：3路视频拼接输出7.工程4：4路视频拼接输出8.上板调试验证9.福利：工程源码获取1.本方案的实用价值FPGA
9527华安·2023-08-08 14:43

FPGA纯verilog代码读写N25Q128A QSPI Flash 提供工程源码和技术支持

Flash控制器设计6、FIFO缓存设计7、串口输出Flash读取数据8、vivado工程介绍9、上板调试验证并演示10、福利：工程源码获取1、N25Q128A芯片解读N25Q128A的参数有很多，作为FPGA
9527华安·2023-08-08 14:43

FPGA纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持

目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程LZ检索器数据同步LZMA压缩器为输出LZMA压缩流添加文件头
9527华安·2023-08-08 14:13

【HarmonyOS】【续集】实现从视频提取音频并保存到pcm文件功能（API6 Java）

【关键字】视频提取类Extractor、视频编解码、保存pcm文件、getAudioTime【背景和问题】上篇中介绍了从视频提取音频并保存到pcm文件功能，请参考文档：https://developer.huawei.com
Mayism123·2023-08-08 12:54

FPGA应用学习笔记----采用双沿触发器降低时钟频率减小功耗

功耗和信号触发的频率成正比的，最高扇出的网线是系统时钟，若采用双边缘触发器，则在提供的时钟两个沿都可以传播数据，可以用更低的时钟频率，要特别注意这个双沿触发器是否有效，需要设计好分析，若无效，则帮倒忙
ElE rookie·2023-08-08 12:40

FPGA 顶层图纸.bdf文件设计、LPM

一、DBF1、创建bdf文件：File->New->Block Diagram/Schematic File。需先Insert->Symbol放入一个模块才能保存。2、生成模块：讲自己模块的.v文件设为顶层后编译，点击File->Creat/Update->CreatSymbolfileforCurrentfile生成模块框图。3、在bdf里放入各个模块进行链接，并将其设为顶层进行编译，即可对整个
HUANG_XIAOJUN·2023-08-08 05:01

FPGA优质开源项目 - UDP RGMII千兆以太网

本文介绍一个FPGA开源项目：UDPRGMII千兆以太网通信。该项目在我之前的工作中主要是用于FPGA和电脑端之间进行图像数据传输。
cjx_csdn·2023-08-07 20:45

集显也能硬件编码：Intel SDK && 各种音视频编解码学习详解

http://blog.sina.com.cn/s/blog_4155bb1d0100soq9.htmlINTELMEDIASDK是INTEL推出的基于其内建显示核心的编解码技术，我们在播放高清视频时得益于这个硬解码
weixin_30656145·2023-08-07 14:36

FFmpeg将YUV420P格式数据编码成H.264

一、编码流程本文福利，免费领取C++音视频学习资料包、技术视频，内容包括（音视频开发，面试题，FFmpeg，webRTC，rtmp，hls，rtsp，ffplay，编解码，推拉流，srs）↓↓↓↓↓↓见下面
音视频开发老舅·2023-08-07 14:04

FFmpeg中AVIOContext的使用

通过FFmpeg对视频进行编解码时，如果输入文件存在本机或通过USB摄像头、笔记本内置摄像头获取数据时，可通过avformat_open_input接口中的第二个参数直接指定即可。
fengbingchun·2023-08-07 14:03

FPGA_时钟显示（时钟可调）

1.实验说明在数码管显示数据的基础上，让六位数码管显示数字时钟，并且通过按键可以对时间进行修改。实验目标：六位数码管分别显示时间的时分秒，且通过按键可实现加减调整时间及清零功能。key1:切换键：选择待调整的时间单位(时、分、秒)key2:时间加键key3:时间减键key4:时钟清零键效果如下图：时钟清零——>分钟加减——>时钟加减——>时钟正常运行2.模块设计各模块功能说明：各模块原理之前在数码
咖啡0糖·2023-08-07 09:10

tcl学习之路（四）（vivado设计分析）

1.FPGA芯片架构中的对象  在打开elaborated/synthesied/implemented的情况下，可使用如下命令获取期望的SLICE。
邶风，·2023-08-07 09:10

FPGA优质开源项目 – PCIE通信

本文介绍一个FPGA开源项目：PCIE通信。该工程围绕Vivado软件中提供的PCIE通信IP核XDMAIP建立。
cjx_csdn·2023-08-07 09:39

RK3568+FPGA+翼辉操作系统在电力产品的应用

ARM+FPGA架构有何种优势近年来，随着中国新基建、中国制造2025的持续推进，单ARM处理器越来越难满足工业现场的功能要求，特别是能源电力、工业控制、智慧医疗等行业通常需要ARM+FPGA架构的处理器平台来实现特定的功能
深圳信迈科技DSP+ARM+FPGA·2023-08-07 08:09

计算机中的简单指令集

认识计算机中的简单指令集编译器、电路板设计编程语言（c、c++、python、java）电路板设计可执行文件(可载入的文件)汇编语言机器语言指令集指令寄存器FPGA是什么？
kunwen123·2023-08-07 05:02

FPGA应用学习笔记----减小供电电压降低功耗

减低供电电压不是一个理想的选择，但是影响还是蛮大的，因为有电阻的功耗在上面，呈平方倍的关系。但是你降低了电压会导致功耗降低，需要考虑最坏情况下最大时序上的供电线上的最低可能电压是否被满足，否则影响整体性能的启动
ElE rookie·2023-08-07 01:24

基于FPGA的音乐播放器Verilog开发

部分参考代码(末尾附文件)moduleDianZiQin(inputclk,inputreset_n,inputplay_set,inputchange_set,inputstop_set,input[3:0]key_in_y,output[3:0]key_out_x,outputalarm,output[5:0]sm_cs,output[7:0]sm_db);reg[11:0]clk_100us
weixin_46018688·2023-08-07 00:33

FPGA中Verilog的单首音乐播放器代码，简洁易懂

利用数控分频器设计硬件乐曲演奏电路，利用蜂鸣器播放《我和我的祖国》分频器模块：modulediv(iclk_50,rst,addr,clk_4);inputiclk_50;inputrst;output[8:0]addr;outputclk_4;regclk_4;reg[8:0]addr;reg[31:0]count_4;always@(posedgeiclk_50ornegedgerst)beg
泰西颖·2023-08-07 00:02

基于FPGA的SD卡音乐播放器之WM8731篇

基于FPGA的SD卡音乐播放器之WM8731篇目录前言一、I2C驱动模块二、WM8731寄存器配置模块三、WM8731时钟生成模块四、音频发送模块总结前言这个题目是我之前7月初做的一个eda课程设计，过了一个多月了
迎风打盹儿·2023-08-07 00:02

FPGA开发：音乐播放器

FPGA开发板上的蜂鸣器可以用来播放音乐，只需要控制蜂鸣器信号的方波频率、占空比和持续时间即可。1、简谱原理简谱上的4/4表示该简谱以4分音符为一拍，每小节4拍，简谱上应该也会标注每分钟多少拍。
日晨难再·2023-08-07 00:32

Stable Diffusion 硬核生存指南：WebUI 中的 GFPGAN

本篇文章聊聊StableDiffusionWebUI中的核心组件，强壮的人脸图像面部画面修复模型GFPGAN相关的事情。
soulteary·2023-08-06 23:38

Xilinx FIFO IP核的例化和使用（含代码实例）

使用FPGA进行数据传输处理时，数据缓存是很关键的部分。FIFO作为一种简单的缓存方案，在FPGA开发中具有广泛的应用。
Doreen Zou·2023-08-06 22:20

Spartan6 FPGA DDR3 IP核调试及程序示例

Spartan6FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在ISE中提供了MIGIP核，可以用它来生成DDR3控制器，并通过MIG的GUI图形界面完成相关配置。
yyz1988·2023-08-06 22:20

【Xilinx IP调用】FIFO IP 核介绍及用 Verilog 进行读写实验

FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递，比如D
Linest-5·2023-08-06 22:19

项目开发中如何选择编解码器？如何解决TCP粘包问题？(Netty二)

一编解码器1.1什么叫编解码器在网络传输的过程中，数据都是以字节流的方式进行传递。客户端在进行数据传递的时候将原来的数据格式转化为字节，叫编码。服务端将字节转化为原来的格式，叫解码。统称codec。
想回家种地的程序员·2023-08-06 16:45

FPGA----IP核cordic-translate使用（关于定点数的映射问题，全网最详）

下面是8*8复数矩阵求逆仿真截图2、本文建立在前两篇文章的基础之上，需要有定点数的知识积累，看不懂的点击下面传送门补课：FPGA----IP核cordic使用_发光的沙子的博客-CSDN博客
发光的沙子·2023-08-06 13:44

FPGA-ZCU106-PL侧读写ddr4（全网唯一）

1、由于一直在PL侧做算法，外设接口接触的比较少，目前只做了sfp的UDP传输，但是由于课题的原因需要将一部分PL计算数据存储，而RAM存储空间比较小，因此本次给大带来了ZCU106的PL侧读写ddr4的教程，本教程是全网ZCU106DDR4PL侧读写的唯一一篇教程。下面是4个参考资料：①：ZCU106开发之PL侧DDR4_lixiaolin126的博客-CSDN博客_zcu106开发板ddr4感
发光的沙子·2023-08-06 13:44

FPGA----ZCU106更换DDR4解决方案（全网唯一）

1、好久没写文章了，本次给大家带来的是Xilinx带有DDR开发板的更换DRR的方案。2、问题的提出：在xilinxSDK中进行大批量数组运算时，如果板子的自带的DDR不够，则需要购买新的内存条，此时我们应当如何设置呢？3、问题解决过程：step1：打开blockdesign观察PS侧支持的内存，2019.1的ZCU106打开如下图所示。第一个是金士顿、第二个是镁光（原厂自带4GB）、第三个是三星
发光的沙子·2023-08-06 13:44

FPGA----ZCU106与RTDs的udp数据收发实验

3、实验任务：①TRDs发送数据到FPGA，FPGA解析数据。②FPGA发送数据到RTDs，RTDs解析数据。
发光的沙子·2023-08-06 13:14

FPGA----IP核float(定点数转浮点数)使用

1、本文紧接上一篇文章，因为我们计算设定的32位的单精度浮点数，但是cordicIP核输出的是32位定点数x（符号位）_x（整数位）_xx,xxxx,xxxx,xxxx,xxxx,xxxx,xxxx,xxxx（小数位），为了方便使用floatIP核的计算，因此我们需要将定点数转为浮点数。本片文章为全网第一篇带小数的定点数转浮点数的例程。2、Floating-pointIP核使用实验任务：实现sin
发光的沙子·2023-08-06 13:44

FPGA----UltraScale+系列的PS侧与PL侧通过AXI-HP交互（全网唯一最详）附带AXI4协议校验IP使用方法

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）_zcu106调试_发光的沙子的博客-CSDN博客大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成
发光的沙子·2023-08-06 13:13

quartus modelsim仿真时钟出现Pu1是什么意思？

FPGA实验，用rom的IP核做一个简易信号发生器。仿真出来没有波形，时钟信号显示Pu1，复位信号显示HiZ。
黄启明·2023-08-06 10:22

基于fpga_EP4CE6F17C8_秒表计数器

文章目录前言实验手册一、实验目的二、实验原理1．理论原理2．硬件原理三、系统架构设计四、模块说明1．模块端口信号列表dig_driver(数码管驱动模块)key(按键消抖模块)top(顶层模块)2．状态转移图3．时序图五、仿真波形图仿真代码六、代码编写dig_driver(数码管驱动模块)key(按键消抖模块)top(顶层模块)七、引脚分配八、板级验证效果（拍照或录制视频）前言利用动态数码管的原理
Error (12007)·2023-08-06 08:58

FPGA初步学习之串口发送模块【单字节和字符串的发送】

串口相关简介UART在发送或接收过程中的一帧数据由4部分组成，起始位、数据位、奇偶校验位和停止位，如图所示。其中，起始位标志着一帧数据的开始，停止位标志着一帧数据的结束，数据位是一帧数据中的有效数据。通常用的串口数据帧格式是：8位数据位，无校验位，1位停止位。所以一帧数据有10个bit：1bit起始位，8bit数据位，1bit停止位。关于串口波特率串口波特率是指串口通信的速率，它表示每秒传输二进制
Swiler·2023-08-06 08:27

单通道 6GSPS 16位采样DAC子卡模块--【资料下载】

3.2GSPS）采样率的12位AD采集、单通道6GSPS（或配置成2通道3GSPS）采样率16位DA输出子卡模块，该板卡为FMC+标准，符合VITA57.4规范，该模块可以作为一个理想的IO单元耦合至FPGA
北京青翼科技·2023-08-06 08:57

什么是AVIF？如何在您的网站上使用AV1图像格式

AV1图像格式或AVIF是地球上最新的图像编解码器。AVIF是一种优化的图像格式，旨在使我们的图像更小，同时保持相同的质量（无损），AVIF的文件扩展名是.avif。
独立开发者张张·2023-08-06 07:25

Netty使用和常用组件辨析

Netty使用和常用组件简述io.nettynetty-all4.1.42.FinalcompileNetty的优势1、API使用简单，开发门槛低；2、功能强大，预置了多种编解码功能，支持多种主流协议；
孤单品尝寂寞·2023-08-06 05:07

huffman算法的简单实现

简介昨天刚拿到的需求，要求用二叉树设计一个huffman算法，主要用于压缩数据，就简单的用javascript实现了一个，在实现的过程中，画树进行的很顺利，但在测试编解码的时候出现了一些问题，也是自己对
合欢猪·2023-08-06 02:57

基于ffmpeg与SDL的视频播放库

由于工作需要，自己封装的基于ffmpeg的视频编解码库，显示采用了SDL库。可以播放本地文件或网络流，支持多端口播放，支持文字叠加，截图、视频录制等等。
光谷码农·2023-08-06 00:32
上一页 81 82 83 84 85 86 87 88 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他