E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CLK
第一次用verilog调试串口（发送、接收）
1、首先是发送，程序如下`timescale1ns/1psmodulesend(in_data,out_data,en,
clk
);inputclk;input[7:0]in_data;inputen;outputregout_data
不得了哒
·
2020-08-14 03:11
FPGA
GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍
：与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_
CLK
fengzhishang_meteor
·
2020-08-14 03:23
Embedded
GMII
RGMII
SGMII
TBI
RTBI
FPGA构造spi时序——AD7176为例
相关的知识，与AD采样的芯片7176通信的协议为spi一.对spi协议的理解spi扫盲除了供电、接地两个模拟连接以外，SPI总线定义四组数字信号：-接口时钟SCLK（SerialClock，也叫SCK、
CLK
fzhykx
·
2020-08-14 03:22
FPGA
stm32配置spi
将mosi、miso、nss、
clk
对应flsah引脚的连接起来voidflash_spi_init(){SPI_InitTypeDefSPI_InitStructure;GPIO_InitTypeDefGPIO_InitStructure
dxz_tust
·
2020-08-14 03:07
stm32
Linux spi驱动分析(一)----总线驱动
一、SPI总线驱动介绍SPI总线总共需要四根线，包括MOSI、MISO、
CLK
和CS。本文首先从SPI设备注册开始来讲述SPI总线驱动。
辉辉308
·
2020-08-14 03:13
Linux
SPI子系统
SPI LCD屏驱动
unsignedintspi_read_24date(unsignedcharreg){chari;unsignedintbuff=0;set_spi_cs(0);udelay(200);set_spi_
clk
Q131927
·
2020-08-14 02:43
驱动
7789v
spi通信fpga实现
接下来的所有的信号都用div_
clk
_flag同步在这里插入代码片//时钟分频计数模块always@(posedgeclkornegedgerst_n)if(!
tschu_
·
2020-08-14 02:00
LAN8720A PHY初始化注意事项
50MHZ输出:配置REF_
CLK
为REF_CLKOutMode,dates
IoT老司机
·
2020-08-14 02:22
Cortex-M4
VGA接口（一）
//程序功能：背景红色，小矩形为绿色,矩形框为蓝色;modulevga(
clk
,rst_n,hsync
weixin_34392843
·
2020-08-14 01:39
Arduino 数码管 硬件 4位数码管 TM1637驱动芯片 库文件 示例
该模块有四个引脚，意义如下：GND：电源负极VCC：电源正极，+5VDIO：数据IO模块，可以接任意的数字引脚
CLK
：时钟引脚，可以接任意的数字引脚。
TEST_PROGRAM_NONE
·
2020-08-14 01:21
Arduino模块
数码管显示模块代码实现
数码管显示模块：3.6.1，数码管显示模块的框图：3.6.2，数码管显示的VerilogHDL源代码：moduledisplay(
clk
_1,lch,reset,jishi,fee,hex0,hex1,
findone2
·
2020-08-14 00:05
verilog
VHDL--VGA时序控制
代码如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityvga_ctrisport(
clk
:instd_logic
Nokilala
·
2020-08-13 22:53
UVM简单测试平台
就六个信号，时钟信号
clk
，复位信号reset（高有效），读使能信号rd_en，写使能信号wr_en，写数据信号wdata，读数据信号rdata。
tschu_
·
2020-08-13 18:59
笔记
嵌入式学习---GPIO工作模式配置
__GPIOA_
CLK
_ENABLE();//使能GPIOA时钟2.2结构体赋值在HAL库中stm32f7xx_hal.gpio.h文件中，可以看到GPIO_InitTypeDef结构体定义，如下：typedefstruct
BuddhistCoder
·
2020-08-13 16:42
单片机Cortex-M
stm32f7xx
微机实验-带数码管倒计时的交通指示灯设计
二、连线8253的
CLK
0接1MHz时钟源，OUT0接
CLK
1，OUT1接8255的PC7，GATE0、GATE1接电源+5V。
zhyulo
·
2020-08-12 18:11
其他
数码管倒计时
微机实验
1s精确定时
交通指示灯
汇编语言
Arduino 数码管 硬件 4位数码管 TM1637驱动芯片 库文件 示例
该模块有四个引脚，意义如下：GND：电源负极VCC：电源正极，+5VDIO：数据IO模块，可以接任意的数字引脚
CLK
：时钟引脚，可以接任意的数字引脚。
TEST_PROGRAM_NONE
·
2020-08-12 17:29
基于FPGA的交通灯
代码如下：顶层模块：moduleJTD(
CLK
,RST_N,LED,SEG_DATA,SEG_EN);inputCLK,RST_N;//时钟和复位output[5:0]LED;//对应的灯分别是X方向红
qq_34629988
·
2020-08-12 17:53
FPGA
Arduino 制作交通灯 （结合超声波）
一、交通灯硬件ArduinoUnoWS2812B串行5050全彩驱动LEDTM16374位数码管环境arduinoIDE实物接线Arduino数码管5VVCCGNDGND11
CLK
12DIOArduino5050
沸腾石灰
·
2020-08-12 16:50
Arduino
Maker
NRF52832学习笔记（5）——SPI接口使用
一、硬件连接功能口引脚MISO17MOSI18
CLK
20CSN19二、移植文件注意：以下出现缺失common.h文件错误，去除即可。
Leung_ManWah
·
2020-08-12 12:52
NRF52832
PCI总线的信号定义
PCI总线是一个同步总线，每一个设备都具有一个
CLK
信号，其发送设备与接收设备使用这个
CLK
信号进行同步数据传递。PCI总线可以使用33MHz或者66MHz的时钟频率，而PCI-X总线可以使用13
婺阳
·
2020-08-12 01:04
PCI总线学习
verilog语法实例学习(9)
moduleregne(D,
clk
,Rst_n,E,Q);parametern=4;input[n-1:0]D;inputclk;inputRst_n;//复位信号input
weixin_34289744
·
2020-08-11 23:27
#FPGA学习笔记# 计数器的实现
一、项目原理500ms，led翻转一次，系统时钟为50M~20ns;计数25_000_000次二、实验代码//项目文件moduleCount(
clk
,rst,led);inputclk;inputrst
芷葺兮荷屋
·
2020-08-11 22:38
FPGA学习笔记
verilog 顶层模块的实例
converter,顶层文件名为converter.v，子模块为sw.v，顶层文件架构为：moduleconverte(reset,dte_xtc,mclk,rclk,cable_sel,code_sel,
clk
_sel
tomorrowNeverComes
·
2020-08-11 21:10
Verilog
帮您解决开发SPI4W常见问题
嗯·····SPI协议大伙儿都熟悉：serialperipheralinterface、串行外围设备接口，采用四线制，接口有
CLK
、CS、MISO、MOSI，输入输出可同时存在，要讲起来可以一套一套的。
五月525
·
2020-08-11 19:38
编程说
UART串口发送模块设计(学习记录)
moduleuart_tybe_tx(
Clk
,Rst_n,data_byte,send_en,buad_set,Rs232_Tx,Tx_done,uart_state)
佐鮞
·
2020-08-11 14:04
fpga
UART、RS232与RS485、I2C与SPI协议通信
I2C通信：物理接口：SCL+SDA,SCL（serialclock）时钟线传输
CLK
信号，一般是I2C主设备向从设备提供时钟的通道；SDA（serialdata）数据线，传输通信数据。
杨_不_怂
·
2020-08-11 14:07
学习记录
STM32串口/RS232/RS485
1.串口引脚，如果是异步通讯将UART_
CLK
共地即可，如果同步需要时钟a.UART_RX数据接收引脚b.UART_TX数据发送引脚c.UART_
CLK
时钟引脚2.UART描述为全双工，异步通讯数据长度
weixin_33757911
·
2020-08-11 14:26
FPGA六位共阳极数码管动态显示
1`timescale1ns/1ps2moduleadc_dis(3
clk
,4rst_n,5sm_seg,6sm_bit7);89inputclk;//50HZ10inputrst_n;11output
weixin_30901729
·
2020-08-11 14:13
STM8单片机PWM应用（跟着别人学）
#includevoidCLK_init(void){
CLK
_CKDIVR=0x08;//16M内部RC经2分频后系统时钟为8M}voidGPIO_init(void){PD_DDR=0x08;//配置
w282529350
·
2020-08-11 13:14
STM8S
stm8l15x TIM3 PWM配置
CLK
_PeripheralClockConfig(
CLK
_Peripheral_TIM3,ENABLE);/*setSB_TX_LOCKmode:PWMmode,T=60us,DutyRatio:3/
carl_wang_123
·
2020-08-11 13:43
stm8l15xx
Quartus2之引脚锁定和下载到机箱的实例
2.引脚锁定选择菜单Assignments->pins->Location根据实验电路结构图NO.0和芯片引脚对照表,查出a[5…0]，
clk
，q[7…0],在核心芯片EP3C40Q240C8上所对应的引脚号
sandalphon4869
·
2020-08-11 13:44
#
STM8SPWM频率调节方式
CLK
_HSIPrescalerConfig(
CLK
_PRESCALER_HSIDIV1);//有些硬件会自动八分频导致后面的计算出现错误
CLK
_HSICmd(ENABLE);//打开内部的时钟函数GPIO_Init
rp517045939
·
2020-08-11 13:40
STM8单片机
FPGA——UART Verilog程序设计 (二)
FPGA到PC的UARTtx的程序设计顶层设计moduletop(
CLK
,RSTn,TX_Pin_Out);inputCLK;inputRSTn;outputTX_Pin_Out;wire[7:0]TX_Data
qr_ljj
·
2020-08-11 13:58
FPGA
Verilog实现的UART串口 RX模块与testbench代码
如图所示.本串口RX模块包含RX信号线，时钟
Clk
、接收完成标志rdsig，数据错误dataerror（奇偶校验），格式错误（停止位）、数据接收结果dataout[7:0]。基于这样的结构。
嵌入式系统攻城狮
·
2020-08-11 12:14
STM8S103定时器1，定时器2多路PWM波输出
HSE)●最大24MHz高速外部时钟信号(HSEuser-ext)●16MHz高速内部RC振荡器(HSI)●128KHz低速内部RC(LSI)STM8默认时钟源为16MHz高速内部RC振荡器(HSI)对
CLK
_CKDIVR
乔慕宾
·
2020-08-11 12:24
STM8
TM1637驱动数码管
采用功率CMOS工艺，显示模式(8段×6位)，支持共阳数码管输出，键扫描(8×2bit)，增强型抗干扰按键识别电路，辉度调节电路(占空比8级可调)，两线串行接口(
CLK
,DIO)，振荡方式：内置RC振荡
笑面浮屠
·
2020-08-11 12:32
单片机&嵌入式
STM32F4库函数初始化系列：PWM输出
-------------------------------------------------4Generates7PWMsignalswith4differentdutycycles:5TIM4
CLK
0penuel0
·
2020-08-11 12:59
STM32
STM8S TIM1/TIM2 初始化函数
/*TIM2初始化函数返回值：无参数：定时时间us*/#defineCPU_
CLK
16027//主频KHzvoidtimer2_Init(ulongus){ucharPSCR=0;//分频uintpow
icerol
·
2020-08-11 12:20
MCU
STM32 PB3 PB4 PB5作为普通IO，用作SPI使用
defineW25X_SPI_GPIOGPIOB#defineW25X_SPI_SCK_CLKRCC_APB2Periph_SPI1#defineW25X_SPI_CS_PinGPIO_Pin_15//GPIOA#defineW25X_SPI_
CLK
_PinGPIO_Pin
feiyingzaishi
·
2020-08-11 11:26
STM32F1X
STM8S系列单片机TIM1的PWM配置与TIM2的区别
通道PC2管脚来控制PWM的输出,即TIM1_CH2通道PC3管脚来控制PWM的输出,即TIM1_CH3通道//PWM初始化voidDriver_PWMON(u8ch,u8Num){//开TIM1时钟
CLK
画质饺子
·
2020-08-11 11:16
嵌入式软件
stm8 TIM2 PWM配置
首先是时钟的配置：
CLK
_ICKR&=0X01;//打开内部高速时钟
CLK
_CKDIVR=0x00;//设置时钟为内部16M高速时钟
qq_22896977
·
2020-08-11 10:03
stm8
FPGA设计中RS232串口的Verilog实现(RX控制器)
对于TX方向，串口控制器要根据波特率产生TX方向的时钟（TX_
CLK
），其时钟的相位是没有要求的，由设计本身决定。而在RX方向，时钟（RX_
CLK
）的生成则有所不同。
liyaoyao_yy
·
2020-08-11 10:52
fpga
FPGA 学习之路（二） 管脚锁定的两种方法
注意：逗号是英文标点To,Locationclk,PIN_T1rst_n,PIN_T22fpga_rxd,PIN_R20fpga_txd,PIN_R19divide_
clk
,led_done,PIN_V82
IT小男孩
·
2020-08-11 10:36
FPGA
WWDG---窗口看门狗
（2）计数器时钟1、CNT_
CLK
=CK_
CLK
/(2^WDGTB)2、CK_
CLK
=PCLK1/4096（3）计数器窗口看门狗的计数器是一个7位的递减计数器，当7个位全为1时是0x7F，这个是最大值。
泪无痕z
·
2020-08-11 06:42
STM32
FPGA--ISE约束文件UCF语法举例说明
写成“rst_n”，避免因为使用与约束关键字或设计环境保留字相同的信号名而产生错误信息）；IO管脚的电平约束CMOS电压3.3V##2、时序约束举例##NETclkLOC=T8|TNM_NET=sys_
clk
_pin
weixin_30745641
·
2020-08-11 04:11
拼多多笔试题
缺点：它的缺点是夸大了变化微小的变量的作用SQL1统计两个表格
clk
_log和ordr_detail表中的订单
bili_9794454062
·
2020-08-10 20:46
lcd 调试经验
4.2.1开机时，在开机logo和开机动画之间会闪一下屏现象分析：开机时，在kernel起来前是LK在支持LCD的显示，kernel起来后会关掉LK那边的电源和
clk
，然后打开kernel这边的电源和
clk
maze_linux
·
2020-08-10 10:15
kernel
dispaly
Verilog阶乘器
moduleFactorialFunc(
clk
,reset_low,ans,n);inputclk,reset_low;input[3:0]n;outputreg[31:0]ans;always@(posedgeclk
一堆瓜子壳
·
2020-08-10 08:12
Verilog
HDL
Verilog
阶乘
Verilog时钟n分频
n分频模块实现如下：modulendivision(
clk
_in,
clk
_out,reset_low);inputclk_in,reset_low;outputregclk_out;reg[4:0]cnt
一堆瓜子壳
·
2020-08-10 08:12
Verilog
HDL
verilog中clock不使用negedge的三个原因
Verilog中典型的counter逻辑是这样的：always@(posedgeclkornegedgereset)beginif(reset==1'b0)reg_inst1<=8'd0;elseif(
clk
solotim
·
2020-08-10 07:05
Misc
上一页
19
20
21
22
23
24
25
26
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他