E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CLK
FPGA学习笔记. DDS
时钟
clk
下，cnt2^N,Fo=1。添加一个blockmeneryIP，存放正弦波相位-幅度表，由相位累加来查询地址。生成COE文件位宽32bit深
weixin_30361753
·
2020-08-16 02:54
stm32cubemx i2c sr2 busy
解决方法：先使能I2C_
CLK
，再使能GPIO_CLKvoidHAL_I2C_MspInit(I2C_HandleTypeDef*i2cHandle){GPIO_InitTypeDefGPIO_InitStruct
shaozhuanging
·
2020-08-16 01:35
EDA实验DDS设计
-频率字字长32位，波表ROM尺寸为10比特地址，1024个word-波形格式为2补码格式，12比特量化-每个
CLK
输出一个有效样点
jerryxia2017
·
2020-08-16 01:02
采用FPGA IP实现DDR的读写控制的设计与验证
系统中RAM规模不断增加，比如视频监控、图像数据采集等领域，图像处理的实时性对RAM带宽的要求不断增加，传统的SDRAM在带宽上已经逐渐无法满足应用要求，DDRSDRAM(双倍速率SDRAM)采用在时钟
CLK
sean_hy2009
·
2020-08-16 01:57
基于verilog的单周期处理器设计
设计整体框图如下：顶层模块如下moduleSingleCycleCpu(
clk
,
里程。。
·
2020-08-16 01:35
fpga_key_Led
modulekey_led(inputsys_
clk
50,inputrst_n,input[3:0]key,outputreg[3:0]led);reg[1:0]led_ctr;reg[23:0]cnt
吃面加香菜
·
2020-08-16 01:30
fpga
Verilog VHDL fpga_flow_led 小程序大注意
moduleflew_led(inputsys_
clk
,//定义系统时钟为输入inputsys_rst_n,//定义复位为输入outputreg[3:0]led//定义输出位宽为4的reg型led);reg
吃面加香菜
·
2020-08-16 01:30
fpga
fpga
verilog
异步fifo设计要点
另外一篇博客中有这样的话：同步rd_cntr至
clk
_write时钟域，再与wr_cn
qq_41776667
·
2020-08-16 01:52
fpga
异步fifo设计总结
可以用以下方法：开始读FIFO时刻用rdusedw控制，停止读FIFO时刻用rdusedw控制，在rd_
clk
时钟域下,去看rdusedw是否满足条件。
qq_41776667
·
2020-08-16 01:21
存储器
呼吸灯设计与实现
（二）源码展示moduleled_breath(
clk
,rst_n,led);inputclk;//系统输入时钟，50MHzinputrst_n;//复位outputregled;//呼吸灯parameterCNT
晓风拂面
·
2020-08-16 01:11
FPGA和LED灯项目
FPGA实现VGA显示图片
以分辨率为640x480为例，刷新速率为60Hz，每幅图像每行有800个
clk
,有525个行,完成一幅图像的时间是1s/60=16.6ms，完成一行的时间为16.6/525=31.75us,完成一个像素的时间约为
qq_37405067
·
2020-08-16 00:10
verilog
FPGA
FPGA 之 DDS简易 原理阐述
其原理图如下图所示下面以代码的形式来解释此图的原理假设
Clk
时钟频率为100MHZ周期为10ns,假设data可以组成32点正弦波信号always@(posedgeClk)time<=time+1'b1
有点、
·
2020-08-16 00:40
FIFO设计中的深度计算
http://www.asic-world.com/tidbits/index.htmlFIFO设计中的深度计算写时钟频率w_
clk
,读时钟频率r_
clk
,写时钟周期里，每B个时钟周期会有A个数据写入FIFO
ChipArtist
·
2020-08-16 00:58
EDA
异步FIFO中的几个难点问题思考与解释
另外一篇博客中有这样的话：同步rd_cntr至
clk
_write时钟域，再与wr_cn
moon9999
·
2020-08-16 00:13
杂七杂八
verilog
小梅哥实战指南复习笔记第3章：FPGA基本数字逻辑设计
UART_RX3.4BCD计数器/******************************p1423.4.2级联BCD码计数器********************************/moduleBCDcnt(
clk
Coin_Anthony
·
2020-08-15 23:32
小梅哥复习笔记
verilog
DDR3布线的那些事
）：数据（DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与
CLK
湮雨塵飛
·
2020-08-15 23:45
DDR3布线重要知识
FPGA驱动12864液晶
USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYlcd12864ISPORT(
CLK
henhen2002
·
2020-08-15 23:01
FPGA学习
FPGA中对FIFO深度的计算
写时钟周期w_
clk
,读时钟周期r_
clk
,写时钟周期里，每B个时钟周期会有A个数据写入FIFO读时钟周期里，每Y个时钟周期会有X个数据读出FIFO则，FIFO的最小深度是？
翊沐
·
2020-08-15 22:19
fpga
IC数字常见问题（四）握手处理和异步FIFO
握手信号握手电路的实现：双方对握手信号（req和ack）分别使用脉冲检测方法进行同步接收方利用脉冲有效沿对传输的数据进行锁存完成数据锁存后通知接收方modulehandshake(
clk
,rst_n,req
人无再少年97
·
2020-08-15 22:02
工作
VHDL呼吸灯源码解析
useieee.std_logic_unsigned.all;申明器件实体,输入和输出接口其中clkin为时钟输入信号,clkout和clkout2为呼吸灯输出信号.异步输出呼吸灯效果entityledisport(
clk
varC
·
2020-08-15 22:43
vhdl
verilog编写异步时序中的握手信号
来看下图上图din为
clk
_1时钟下产生的数据，在
clk
_2时钟下产生dout，由于
clk
SLAM_masterFei
·
2020-08-15 22:40
数字电路
Verilog
FPGA
fpga闪烁的led灯
moduledemo_led(
clk
,rst_n,led_out);inputclk;inputrst_n;outputled_out;//regrled_out;parametertime1=23'd5
Ruanyz_china
·
2020-08-15 22:38
verilog
序列信号产生器的verilog HDL 设计
直接给出verilogHDL设计代码：//有限状态机方式实现001011序列信号产生器modulesequence_signal_fsm(
clk
,rst_n,dout);inputclk,rst_n;outputdout
李锐博恩
·
2020-08-15 22:35
Verilog/FPGA
实用总结区
序列信号产生器
SDRAM控制器设计
项目名称SDRAM控制器设计具体要求给sdram存入100个数据并读出设计说明模块设计端口设计及端口说明并包含参数文件modulesdram_ctrl(
clk
,rst_n,wr,rd,caddr,raddr
xxgyh
·
2020-08-15 21:15
项目进阶
基于FPGA的LED流水灯设计
1.首先分别建立建立两个模块div_
clk
和led_control。
蛮苍荒原
·
2020-08-15 21:59
FPGA
FPGA之SDRAM控制器设计（三）
写时序图写状态转移图：主控设计（含读模块）：`include"head.v"modulemainref_fsm(init_done,ref_done,
clk
,soft_rst_n,wr_en,rd_en
MTIS
·
2020-08-15 20:41
FPGA
fpga
verilog
sdram
控制器
状态机
FPGA之SDRAM控制器设计（一）
1：上电初始化整体架构：从控制器到要控制的芯片可以分成20位的bus总线，时钟线sdr_
clk
，数据总线DQ以及DQM。上电时候主要是对bus总线的高4位也就是sdr_cmd进行配置。
MTIS
·
2020-08-15 20:40
FPGA
sdram
fpga
verilog
控制器
芯片
FPGA之SDRAM控制器设计（四）
图上所示的突发长度BL为4，本次设计中一开始初始化时BL为2，所以只读取两个突发长度（4字节）读状态转移图读模块设计：`include"head.v"moduleread(inputclk,inputcapture_
clk
MTIS
·
2020-08-15 20:23
FPGA
fpga
verilog
控制器
sdram
VHDL 赋值语句、顺序语句与结构描述方式
有限状态机：libraryieee;useieee.std_logic_1164.all;entitystatusisport(
clk
,k:instd_logic;situation:outstd_logic_vector
学分
·
2020-08-15 19:12
VHDL
警告记录 - [Timing 38-316] Clock period ‘10.000‘ specified during out-of-context synthesis of instance
Timing38-316]Clockperiod'10.000'specifiedduringout-of-contextsynthesisofinstance'ila_Top_inst'atclockpin'
clk
'isdifferentfromtheactualclockper
weiweiliulu
·
2020-08-15 16:08
时序约束
FPGA
xilinx
i.mx53开发的一些问题
根据提供的原理图，发现NandFlash:SAMSUNGKLM4G1EEHM-B101只接了10根线，一是时钟
CLK
，二是CMD，三是SD3_DATA0~SD3_DATA7共8根数据线。
shell_albert
·
2020-08-15 15:50
Linux驱动开发
STM32与DS1302的接口电路
（1）硬件
CLK
---PA4，DAT---PA5，RST---PA6（2）硬件初始化
CLK
与RST均为输出，而DAT是开漏型的输出。因为在这种方式下，IO口的读仍然存在，因此是
lkl10800139
·
2020-08-15 14:18
stm32
stm32 sd
1.sd初始化BSP_SD_Init();1.1BSP_SD_MspInitCLK，引脚，DMA初始化1.2HAL_SD_Init1.2.1SDIO_InitSD功能初始化，
CLK
,位宽，流控等初始化1.2.2SD_PowerON
zfchen819
·
2020-08-15 12:13
协议
基于FPGA的DS18B20温度测量以及数码管显示
FPGA与各器件的连接如图所示：dq为DS18B20的单总线dtube_cs_n为数码管的4位dtube_data为数码管的8段ext_
clk
_25m为时钟输入ext_rst_n为复位输入顶层文件：moduleDS18B20
墨晕纸
·
2020-08-15 11:45
STM32F10系列的管脚复用功能和AFIO
最近用stm32的spi接口和ti的cc3000通信，首先配置spi接口，按照网络关于spi接口的配置例程配置好以后，发现spi不工作，用while循环发送数据时，
clk
和mosi管脚没有输出信号，然后各种找问题
闲来看看
·
2020-08-15 11:15
嵌入式
PowerOJ 2475 Xor问题
第一行有一个整数n(1#include#include#includeusingnamespacestd;inta[100010],ch[2800000][2],ans,
clk
;vo
一个莫得感情的代码机器
·
2020-08-15 11:19
#
其他
FPGA USART发送字符串
发送数字时候+“0”；moduleuart_send(inputsys_
clk
,//系统时钟inputsys_rst_n,//系统复位，低电平有效outputreguart_txd//UART发送端口)
宗介l
·
2020-08-15 11:47
STM32 HAL库 IO输入
关于输入上下拉：上拉：下拉：操作步骤：使能相关GPIO口时钟（_HAL_RCC_GPIOA_
CLK
_ENABLE();）初始化相关GPIO接口(HAL_GPIO_Init（GPIOx,&GPIO_Initure
幻影2000X
·
2020-08-15 11:07
嵌入式开发
STM32F7
GPIO的配置程序（以LED为例）
基于普中的STM32开发板原理图：voidLED_GPIO_Init(void){GPIO_InitTypeDefGPIO_InitStruct;//定义GPIO配置的结构体__HAL_RCC_GPIOC_
CLK
_ENABLE
noob__i
·
2020-08-15 11:02
例说verilog中的generate
genvari;generatefor(i=0;i<32;i=i+1)begin:down_wreq_genalways@(posedgeup_
clk
)down_wreq[i]<=(up_waddr[13
mcupro
·
2020-08-15 11:51
VERILOG
ZEDBOARD
从零开始的FPGA学习6-加法/减法计数器
从零开始的FPGA学习6-计数器加法计数器原理代码仿真波形RTL减法计数器原理代码仿真波形RTL结束语加法计数器原理每次时钟脉冲信号
clk
为上升沿时，计数器会将计数值加1。下图为模4计数器。
@hua_hua@
·
2020-08-15 11:18
笔记
FS_IOT以太网口测试
sysclk_init();//时钟初始化board_init();//板级资源初始化2、以太网口初始化inteth_init(){/*配置引脚*/pmc_enable_periph_
clk
(ID_PIOA
janelorry
·
2020-08-15 10:34
STM32F407——SD卡笔记
接口的设备整体如下：2.SDIO总线介绍SDIO总线其中包括3根电源线、1根时钟线、1根命令线和4根数据线SDIO的通信时序简单许多，SDIO不管是从主机控制器向SD卡传输，还是SD卡向主机控制器传输都只以
CLK
fila_w
·
2020-08-15 10:22
UART发送字符串
charstr[]="Jimmy";inti;
CLK
_PeripheralClockConfig(
CLK
_Peripheral_USART1,ENABLE);USART
Ftworld21
·
2020-08-15 10:28
单片机
关于SPI FLASH , SD卡 和 FatFs
当然，说起来比较简单，不过SPI的协议对
CLK
要求不是很高，直接用IO口模拟的话呢也是可以的，纯粹的用IO上下沿就可以读取数据了。
DawnRayYang
·
2020-08-15 10:07
novoton-usart使用
1//初始化串口02voiduart0_init(void)3{4//开启时钟5
CLK
_
weixin_30468137
·
2020-08-15 10:25
IAR FOR STM8精确延时函数
（16M晶振）用的时钟启动函数是voidClkInit(void){
CLK
_ECKR|=0x1;//开启外部时钟whi
豹子辰
·
2020-08-15 09:18
技术资料转载备份
stc12c5a单片机双串口驱动
define__UART2_H__typedefunsignedcharuchar;typedefunsignedintuint;#defineUART10#defineUART21#defineSYS_
CLK
11059200L
beautifulzc
·
2020-08-15 05:58
51
通过一条SQL分析SparkSQL执行过程(三)
SparkSql解析步骤二、Spark的实现过程详解2.1）解析器2.2）分析器2.3）优化器2.4）Planner一、SparkSql解析步骤对于下面一段SQLSELECTa.uid,b.name,SUM(
clk
_pv
北京小辉
·
2020-08-15 03:23
PAT (Basic Level) Practice （中文）1026-1030
同时还有一个常数
CLK
_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数
重剑DS
·
2020-08-14 14:39
#
PAT
上一页
18
19
20
21
22
23
24
25
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他