E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
DDR
DDR
SDRAM内存发展历程
SDRAM在一个时钟周期内只传输一次数据，它是在时钟上升期进行数据传输；而
DDR
则是一个时钟周期内可传输两次数据，也就是在时钟的上升期和下降期各传输一次数据。
英尚微电子
·
2020-08-21 03:09
芯片
存储服务器
内存
1:MTK 6737 Flash配置
一：MTK平台查看eMMC和
DDR
的工作频率eMMC：adbshellcat/sys/kernel/debug/mmc0/clockDDR：adbshellcat/sys/bus/platform/drivers
alifrank
·
2020-08-21 03:35
MTK
比脑力更强大的
DDR
SDRAM控制器
SDRAM从发展至今历经了五代，分别是：第一代SDRSDRAM，第二代DDRSDRAM，第三代
DDR
2SDRAM，第四代
DDR
3SDRAM，第五代
DDR
4SDRAM,SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号
英尚微电子
·
2020-08-21 03:21
芯片
闪存
内存
存储技术
CCIE六级主题(转)
]一：物理层和数据链路层配置工作1接口配置基础2Cisco路由器和交换机所有可用物理接口概览3Cisco路由器和交换机所有逻辑接口概览4所有接口类型通用排错工具和技巧5FR的配置与故障排除6ISDN/
DDR
congli3478
·
2020-08-20 23:53
Android图形显示系统——下层显示4：图层合成下（硬件合成器）
硬件合成器-HwComposer使用3D合成，需要大面积的像素混合计算和大量的内存传输（GPU读写GraphicBuffer所需），对GPU和
DDR
来说是一个巨大的负担。
weixin_34331102
·
2020-08-20 21:58
从 IP 开始，学习数字逻辑：DataMover 基础篇
在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如
DDR
，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：C
蔡建辉
·
2020-08-20 20:03
互联网安全
网络
linux
内存
1、类型和频率类型频率
DDR
3133316001866
DDR
421332400300032002、日常使用购买：推荐8G2400理由：很多主板默认支持的就是2400，买3000需要超频来使用。
LuCh1Monster
·
2020-08-20 19:05
SSD固态硬盘的结构和基本工作原理概述
CPU主频的不断提升，从单核到双核，再到多核；CPU的处理速度越来越快，而硬盘的的读写速度已经远远跟不上CPU的读写速度，后来增加了内存这个读写速度相对较快的缓存，而内存也是蓬勃到发展，从SDRAM到
DDR
江流002
·
2020-08-20 17:16
技术
硬件与软件齐飞，首款支持2.5GbE的NAS-华芸AS-5202T测评体验
采用最新一代IntelCeleron四核处理器（52是双核），搭配
DDR
4-24004G内存（52是2G版本）以及双2.5GbE网口设计，支持网络聚合可以打造5Gbps网速。后置的US
glb1031
·
2020-08-20 15:55
linux系统启动卡在Loading Ramdisk to 1fa55000, end 1ffffa6e ...
但是，改文档对linuxkernel方面的处理讲的不多，如果直接采用mmap映射kernel中的
ddr
空间，很可能该段地址会被kernel重新分配覆盖掉，or该段内存已经被使用了，改写时会造成kernel
dragon_cdut
·
2020-08-20 14:48
linux驱动
计算机硬件与组成原理基础
1.机架式服务器•品牌戴尔•型号R730•图片•处理器至强E5-2600V4•CPU频率2.1GHZ•CPU缓存20M•支持CPU个数2颗•内存
DDR
4-RECC16G*4•内存插槽数24个•存储4T*
weixin_34129145
·
2020-08-20 08:12
STM32f429-SDRAM+LTDC总结
F429提供了LTDC接口，就是可以直接可以用RGB的方式驱动屏幕，而用RGB方式就需要有比较大的RAM，但一般MCU的板载RAM都是很小的，都是通过外接SDRAM的方式来进行的，而SDRAM就是跟电脑外接
DDR
zhoubintiantian
·
2020-08-20 08:36
LCD驱动学习
STM32
icache和dcache
那么，什么是icache呢它是一种内存，虽然目前接触了好几种内存，寄存器，
DDR
等，它们在物理上的工作原理虽然不同，但是访问属性却很像。
笑看江湖路6
·
2020-08-20 07:25
linux
NVRAM 非易失性随机访问存储器 (Non-Volatile Random Access Memory)
之所以加如此的定语，是因为：1.与此对应的随机访问存储器（RandomAccessMemory，RAM）包含SRAM和DRAM（其又分为SDRAM，DDRSDRAM，
DDR
2SDRA
iteye_661
·
2020-08-20 05:48
ARM
2012.02.06(IIC总线接口、
DDR
_SDRAN)
1、为了控制多个IIC总线操作，必须将值写入下面的寄存器：多主控器IIC总线控制寄存器，IICCON；多主控器IIC总线控制/状态寄存器，IICSTAT；多主控器IIC总线发送/接收数据移位寄存器，IICDS；读主控器IIC总线地址寄存器，IICADD。2、当IIC总线空闲，SDA和SCL线必须是高电平。SDA从高到低转换能启动一个开始条件。当SCL处于高电平，保持稳定时，SDA从低位到高位传输能
weixin_34240520
·
2020-08-20 04:59
（网口信号，PCIE信号，
DDR
信号，LVDS信号）
来自专治PCB疑难杂症总群（添加杨医生微信号：johnnyyang206可入群讨论）微友的疑难杂症：关于PCB设计时，如何确定信号bus是否需要等长处理？另外Tr,Td对于等长有什么影响？袁医生从骨髓里来分析下到底你说的这组不知道什么bus的bus需不需要绕长。从以下三个方面分析：1，为什么要绕等长？2,常见的哪些信号需要绕等长？3。如何预估等长要求的长度？首先我们来了解下绕等长的目的。等长线是为
专治pcb疑难杂症
·
2020-08-20 01:23
时序
Hi3559av100 制作不同
ddr
参数uboot
前言由于需要更换不同
ddr
器件，进行不同容量和使用频率修改；所以需要更换
ddr
配置参数
ddr
参数表海思SDK里面会提供已经验证的
ddr
型号，然后选用里面的型号就行；另外SDK里面也会提供不同
ddr
的容量
free文
·
2020-08-20 00:21
Hi3559
海思
2013年阿里巴巴暑期实习招聘笔试题目(不完整，笔试时间：2013.5.5）
一、单项选择题1.下列说法不正确的是：A.SATA硬盘的速度速度大约为500Mbps/sB.读取18XDVD光盘数据的速度为1GbpsC.前兆以太网的数据读取速度为1GpbsD.读取
DDR
linygood
·
2020-08-20 00:07
IT面试
阿里巴巴
淘宝
面试
Orcad Library Builder使用教程以及安装踩坑记录
OrcadLibraryBuilder使用教程以及安装踩坑记录前言还是我毕设系列，要画板子，然后zynq和
ddr
引脚太多，手画要死人的，还好有cadence公司提供的工具，现在说一下使用过程。
Donce Jiang
·
2020-08-19 23:38
Cadence
Orcad
libray
builder
20190820 大疆嵌入式 一面 面试经验
一面自我介绍内核移植的具体细节【非常有深度】
DDR
3的频率，带宽，通道，容量等等norflash和nandflash的对比虚拟地址和物理地址的转换过程，几级页表，页表基地址，等等ARM处理器的核心数，工作频率
嵌入式软件和硬件
·
2020-08-19 23:34
笔试面试
大疆嵌入式笔试B卷20180718
1、单选（十题20分）1-1考察
DDR
特性1-2sizeofunion和struct1-3sizeof__attri
trb331617
·
2020-08-19 23:48
c
紫光集团展示8Gb
DDR
4内存芯片及晶圆，还有128层QLC 3D NAND、新华三首款高端路由芯片EasyCore
西安紫光国芯展示
DDR
4芯片及晶圆众所周知，长鑫存储是国内最早成功量产
DDR
4/LPDD4内存芯片的国产DRAM厂商。不过，除了长鑫存储之
芯智讯
·
2020-08-19 20:01
幽门螺旋杆菌的建议配方
以上至少维持一个月，之后换以下配方：2.治本：(1)乐活+
DDR
个四滴装胶囊，早晚饭前一颗(2)益生菌早晚饭后一包(3)
馨时光
·
2020-08-19 16:48
这容量以前看不起，现在却当宝，内存白菜价何时才能到？
前一段时间，收到一根
DDR
34G的金士顿内存，刚好可以与手里的两根2G内存，组成总容量为8G的内存组合，可惜无法组成双通道。金士顿的内存，是目前市场上销量最高，影响
幻尘科技
·
2020-08-19 08:32
I.MX6ULL镜像文件
文章目录1I.MX6ULL镜像文件1I.MX6ULL镜像文件bootROM程序：选择内部启动方式，启动bootROM程序初始化时钟、外部
DDR
3从外部存储介质加载代码必须解决两个问题：
DDR
3初始化参数如何确定
SlowIsFastLemon
·
2020-08-19 08:42
所学所思所想
女性生理问题用油
【一周配方推荐】女性生理问题用油1、女性抑郁情绪问题：首先玫瑰，其次仕女;2、乳腺增生：乳香、野橘、天竺葵，柑橘清新，
DDR
；3、乳腺纤维瘤：乳香、柑橘清新复方、完美修复复方（
DDR
）;4、乳腺囊肿：乳香
宝兰儿
·
2020-08-19 04:26
曾经有那么多便宜的内存没有珍惜，现在想买已经买不起了
记得三年前，也就是2015年光棍节那会，内存的价格超便宜，不论是
DDR
3的还是
DDR
4的，用白菜价来形容都不为过。不像现在的内存，价格至少涨了三，四倍。虽然最近略有下降，但我依旧买不起。
幻尘科技
·
2020-08-19 01:37
Linux 分区名称和磁盘路径匹配 及 磁盘读取
/dev/block/platform/7824900.sdhci/by-name在该目录下ls，就可以看到分区名称和对应的磁盘，如下：rwxrwxrwxrootroot1970-02-0509:10
DDR
春华-秋实
·
2020-08-19 00:38
Linux
cpu性能评测(i5-4460,i5-4400,i5-3470,i5-2400s,i3-3220T,G860)
Inteli5-4460(3200MHZ)，2*4GB(
DDR
31333)在Aida64V5.60.3700的测试结果CPUQueen31460CPUPhotoWorxx13017兆像素/秒CPUZLib211.5MB
brian0031
·
2020-08-18 20:45
aida64
i5-4400
i5-3470
i5-2400s
i3-3220T
aida64
高速PCB设计绕等长一定要绕个山路十八弯太算吊？
初次接觸高速訊號或
DDR
設計的人，可以找到一些在談走線繞等長的舊資料(當中不乏過去大廠的designguide)，但近幾年一些DDRII(或更快)的designrule，漸漸改以定義setuptime,
荷兰风车
·
2020-08-18 18:18
硬件
信号完整性测试入门——SECOND
在高速同步总线（如
DDR
）中，只关注
初释衷年
·
2020-08-18 16:22
SIstudy
华硕B350M-E主板+AMD2600+金瑞泰
DDR
4 2400MHz 4G+影驰240G SSD+七彩虹GTX650TI配置全说明
2020.03.13参照华硕B350M-E主板的guide(https://www.asus.com.cn/Motherboards/PRIME-B350M-E/specifications/)，组装过程碰到的问题和现象：开机点不亮屏幕，VGA无输出，无法进入到BIOS界面，USB键盘指示灯点不亮可推知USB端口也无输出。主板自检灯正常亮；CPU风扇转(正常)；GPU风扇转、指示灯亮、换到另一块主
vslyu
·
2020-08-18 12:22
攒机
攒机
AMD
ryzen
嵌入式系统启动过程
ROMcode运行时，属于最小系统，
DDR
还没有初始化，可以使用的RAM只有芯片中的SRAM。而SRAM的大小只有几KB，不能load占用空间很大的code（如uboot）进入SRAM。
helloyizhou
·
2020-08-18 08:42
基于KU115的FPGA加速卡
该FPGA加速板卡基于Xilinx的高性能KintexUltraScaleFPGA设计，挂载2组
DDR
4SDRAM缓存单元，每组最大支持4GB容量，72bit（包含ECC，8bit），可实现进行复杂逻辑与算法时的数据缓存
FPGA IP
·
2020-08-18 05:17
技术交流
定时计数器1 和 溢出中断 有“奸情”
既然学AVR，那就不能不说说他的这么多的寄存器啦，霍霍，初学时用到的就只有3个寄存器，PORT,
DDR
,PIN，学到后来才知道AVR功能之多以比51强大，强大在哪里的？
weixin_34354945
·
2020-08-18 05:13
修改gradle脚本，加速spring4.1源码编译构建速度
那么这种方式就不适合了；原文地址：https://blog.csdn.net/boling_cavalry/article/details/80873343先列举一下软硬件环境信息：1.硬件：i5-8400，16G(
DDR
4
程序员欣宸
·
2020-08-17 18:09
spring4源码分析与实战
ddr
2 ip调试问题集合
logicalnet'clk400m_p'hasmultipledriver(s)ERROR:NgdBuild:455-logicalnet'clk400m_n'hasmultipledriver(s)解决办法：
DDR
weixin_33797791
·
2020-08-17 16:29
上板子在线抓波发现app_rdy一直为低
现象使用Xilinx的MIGIP测试外挂
DDR
3的读写发现一段很短的时间后app_rdy恒为低，并且最后一个读出的数据全是F。
weixin_30846599
·
2020-08-17 16:35
在MAX10上使用
DDR
3 IP的一个关于DQS/DQSn pin的错误解决办法
Max10在外部存储器方面不但支持
DDR
2，还支持
DDR
3和LPDDR2。
weixin_30809333
·
2020-08-17 16:32
AR# 66788 Design Advisory for MIG 7 Series
DDR
3 - DQS_BIAS is not properly enabled for HR banks
DescriptionThisDesignAdvisoryisbeingreleasedasanotificationofcalibrationfailuresthathavebeenseenwithinMIG7SeriesDDR3designsmeetingALLofthefollowingcriteria:MemoryinterfaceinaHighRange(HR)I/ObankMemory
碰碰跳跳
·
2020-08-17 13:42
xilinx
EDA
器件
DDR
引发的问题(上)
背景在C6455上有一片外挂
DDR
2，型号是MICRON的MT47H128M16RT-25EIT:C，容量为256MB，16位数据位宽，设计接口时钟250MHz，接口速率500MHz，地址范围是0xE0000000
li_boxue
·
2020-08-17 13:54
DebugDaily
MIG(
ddr
3)工程报错解决:IO constraint DQS_BIAS\Multiple Driver Net
现象在布线自己写的
ddr
3压力测试代码时，报如下错误。[Constraints18-586]IOconstraintDQS_BIASwithasettingofTRUEforcell.
小翁同学
·
2020-08-17 10:06
CPU与内存频率匹配问题
据我分析，形成这种局面的原因有多种：一是CPU的外频跟前端总线的频率经常混用，有时还把前端总线跟HT总线也混同；二是三种内存（SDRAM、
DDR
1SDRAM、
DDR
2SDRAM）的特征不同，但是，经常被混同
Greens_Ren
·
2020-08-17 06:02
ARM_Hardware
Spartan6 LX45
DDR
3调试与分析
最近在做spartan6的
ddr
3开发，FPGA采用的是spartan6的XC6LX45T，平台工具为ISE14.6，MIG的版本为3.92。
xuanwo11
·
2020-08-16 22:42
DDR
的VTT电源应用及其优化
论文导读：摘要：针对高速
DDR
总线中的信号完整性问题，本文在分析现有的端接方式后，提出了一种新的VTT端接方式。在分析和设计的过程中，使用了Cadence仿真软件。
碰碰跳跳
·
2020-08-16 19:29
xilinx
EDA
器件
开关控制LED的亮灭
*MAIN.Cfile**Copyright(c)2002-2005STMicroelectronics*///注意：在此程序中，设置PD4是开关量的输入，PD3为LED的输出端口//当PD4的PD_
DDR
-听夏-
·
2020-08-16 19:22
STVP
STM单片机
STVD
PYNQ-Z2 初识(七) MicroBlaze子系统
文章目录MicroBlaze子系统内存结构
DDR
内存内存映射在不同的MicroBlaze运行代码编写应用MicroBlaze处理器软件要求板级支持包建立工程二进制文件MicroBlaze子系统PYNQMicroBlaze
豆沙粽子好吃嘛!
·
2020-08-16 19:34
PYNQ
FPGA之道（80）静态时序分析（六）常用时序约束介绍（基于ISE的UCF文件语法）
文章目录前言常用时序约束介绍时序环境约束分组时序约束TNMTNM_NETTIMEGRP常用时序约束周期约束输入时钟周期约束内部时钟周期约束关联时钟周期约束差分时钟周期约束输入约束SDR输入约束
DDR
输入约束
李锐博恩
·
2020-08-16 18:33
#
FPGA之道精选
PYNQ-TinyYoloV3 ON THE PYNQ
itisPYNQ.ThebriefspecificationofPYNQZ2isasfollows,withsomeparametersIamconcernedaboutbolded:ZYNQXC7Z020-1CLG400C•650MHzdual-coreCortex-A9processor•
DDR
3memorycontroll
李伯爵的指间沙
·
2020-08-16 17:03
English
blog
FPGA
Python
2013年阿里巴巴暑期实习招聘笔试题目及部分答案
一、单项选择题1.下列说法不正确的是：A.SATA硬盘的速度速度大约为500Mbps/sB.读取18XDVD光盘数据的速度为1GbpsC.前兆以太网的数据读取速度为1GpbsD.读取
DDR
urtheappleinmyeye
·
2020-08-16 08:28
编程
笔试
上一页
23
24
25
26
27
28
29
30
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他