DE2

CEC2017（Python）：五种算法（DE、RFO、OOA、PSO、GWO）求解CEC2017

一、5种算法简介1、差分进化算法DE2、红狐优化算法RFO3、鱼鹰优化算法OOA4、粒子群优化算法PSO5、灰狼优化算法GWO二、CEC2017简介参考文献：[1]Awad,N.H.,Ali,M.Z.,

IT猿手·2023-12-30 05:40

6位简易处理器的设计与实现-DE2|VHDL|EDA|FPGA/CPLD

基于VHDL的6位简易处理器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-VHDL计时器：Gitee|GitHubDE2-VHDL实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品，如今2年过去了，计算机基础和逻辑电路的知识已经忘得七七八八了，借着刚毕业还有点空闲时间，简单整理一下大学期间做过的东西，以记录自己的学习过程，也是对曾经不重视整理、总结和

MylesYYY·2023-11-12 00:15

ALtera DE2开发板学习03

在串行通讯时，要求通讯双方都采用一个标准接口，RS232的作用就是使不同的设备可以方便地连接起来进行通讯。RS-232接口符合美国电子工业联盟(EIA)制定的串行数据通信的接口标准，原始编号全称是EIA-RS-232(简称232，RS232)。它被广泛用于计算机串行接口外设连接。连接电缆和机械、电气特性、信号功能及传送过程。特点：1、接口的信号电平值较高，易损坏接口电路的芯片。RS232接口任何一

沈万三gz·2023-10-12 01:55

基于DE2 115开发板驱动HC_SR04超声波测距模块【附源码】

5.3.时序图5.4.设计文件6.仿真测试7.板级验证与调试8.总结1.实验平台与目的DE2-E115FPGA开发板+Quartus+Modelsim学习并掌握HC_SR04模块的使用2.实验要求使用DE2

青柠Miya·2023-06-08 06:23

Quartus | 烧制过程的火候控制及心得体会

output[6:0]ledsegments;reg[6:0]ledsegments;always@(*)begincase(data)//gfe_dcba//7段LED数码管的位段编号//654_3210//DE2

shawn233·2023-06-07 03:51

Altera DE2 Board Resources for Students

clickDE2imageabovetoviewlargerimageHowtopurchaseaDE2boardNewDE1infoishereNewCameraandLCDinfoishereDE2DesignExamplesDE2Clockisaclock/timerthatusestheDE2'sLCDtodisplaythecurrenttime.AVHDL-basedstatemach

xianfengdesign·2023-01-18 07:01

FPGA驱动74HC595实现数码管动态显示

但友晶的DE2开发板就是这种方式，虽然占用引脚很多，但这种方式使用起来最简单。动态显示将每个数码管的段

学习就van事了·2022-12-16 21:32

基于FPGA的串口传图SRAM缓存VGA显示

简介在DE2开发板上使用串口接收PC发送的640*480分辨率灰度图，存入SRAM，通过VGA进行显示。

学习就van事了·2022-12-16 21:02

spark字符串操作处理

字符串截取1.spark-sql语句中使用1返回字符串A从start位置到结尾的字符串selectsubstring('abcde',3);cdeselectsubstring('abcde',-2);de2

盛源_01·2022-12-15 11:02

简易计时器的设计与实现-DE2|VHDL|EDA|FPGA/CPLD

基于VHDL的简易计时器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-VHDL计时器：Gitee|GitHubDE2-VHDL实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品，如今2年过去了，计算机基础和逻辑电路的知识已经忘得七七八八了，借着刚毕业还有点空闲时间，简单整理一下大学期间做过的东西，以记录自己的学习过程，也是对曾经不重视整理、总结和分享

MylesYYY·2022-11-15 17:32

基于FPGA的串口接收lcd1602显示

简介在DE2开发板上使用uart接收来自pc串口发送的字符，通过lcd1602液晶屏显示。

学习就van事了·2022-09-03 10:00

试说明在下列情况,用万用电表测量图P3.13的12端得到的电压各为多少

万用表测量输入端的电压与非门内部电路图根据数电书阎石那本，116页的内容，可以等效为下边的图B1B_1B1处的电压最少为1.4V才导通当A输入是悬空或者高电平或者接了个很大的电阻，那么DE1和DE2D_{E1}和D_{E2}DE1和DE2

七月的和弦·2022-05-31 07:25

Verilog HDL 第一次实验

1、设计一个键值显示电路，以DE2板上10个拨动开关(switch)作为输入，代表0-9十个十进制数，用七段数码管显示对应的数值。

Carbin·2021-06-11 14:09

ALtera DE2开发板学习04

FPGA则应该理解为可用电脑编辑的数字逻辑电路集成芯片，其实是在描绘一个数字逻辑电路。关于两者的区别在于以下：1、速度上(两者最大的差别）因为FPGA是硬件电路，运行速度则取决于晶振速度，系统比较稳定，特别适合高速接口电路。而单片机是单线程，所以，程序语句需要等待单片机周期后才能执行起来。2、入门难易程度相比有差距单片机相比于FPGA，会简单些，同样地，价格也会低一些。如果要做PID算法控制的用单

沈万三gz·2021-03-22 18:05

贪吃蛇（verilog）终于调试成功

在网上看到有外国人用DE2做的

axlmko·2020-09-12 21:09

二级项目：数字系统设计——数字钟系统设计

摘要本项目旨在设计一个多功能数字钟系统，整个试验过程包括最初的绘制电路图、在quartusII上面仿真、下载到DE2板上面运行以及最后编写汇编程序实现数字钟功能。

ryanho2008·2020-08-21 02:59

网络管理 6 测试

报告了一个noSuchName错误B、报告了一个AuthenticationFailure错误C、这是特殊陷入D、这是一般陷入E、报告了一个coldStart错误F、报告了一个warmStart错误我的答案：DE2

lxhguard·2020-08-16 06:02

(原創) 如何有效減少Nios II EDS所編譯程式碼大小? (IC Design) (Nios II)

使用環境：NiosIIEDS7.2SP1Introduction以DE2而言，on-chipmemory最多只能49KB，SRAM只有512KB，SDRAM也只有8MB，這和Intelx86平台動不動都有上

weixin_33981932·2020-07-29 12:39

(原創) 如何自己用SOPC Builder建立一個能在DE2上跑μC/OS-II的Nios II系統?

Abstract很多人跑DE2本身的範例，都可以上μC/OS-II這個作業系統，但只要自己用SOPCBuilder建立的NiosII系統，就無法上μC/OS-II，本文示範如何用SOPCBuilder手動打造一個在

weixin_33750452·2020-07-29 12:18

串口RS-232 有时为什么要使用交叉线

在做开发时，我用到两种设备：DE2板和Zigbee开发板。这两种设备的RS232串口接头都是母头的。

weixin_30338461·2020-07-10 06:29

(原創) 如何在DE2將CCD影像顯示在彩色LCD上?

Abstract前一篇(原創)如何在DE2將CCD影像顯示在彩色LCD上?

weixin_34006965·2020-07-05 23:42

(原创)uClinux下控制LCD16207等字符设备显示

实验目的：在uClinux下加载DE2上LCD16207的驱动，通

weixin_30867015·2020-07-05 22:50

（笔记）NIOS II在LCD上显示信息 (FPGA)（DE2) （NIOS II）

实验要点：1.使用DE2光盘DE2_TOP例程添加SOPC2.例化CPU1assignLCD_ON=1'b1;2assignLCD_BLON=1'b1;34LCD_CPUu15(6.clk_0(CLOCK

weixin_30588907·2020-07-05 21:39

verilog简单实现串口

//uart2017.10.7发送接收到的数据//波特率9600一个停止位无奇偶校验//DE2板子/*rxGPIO_K250left-----txtxGPIO_K261right-----rxGND右边第

das白·2020-07-05 06:34

altera小实验——LCD1602显示

所用板子为alteraDE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.LCD规格与接口DE2板子上的LCD为16*2，是最简单的LCD显示屏。

moon9999·2020-07-05 00:11

面向LwIP的Nios II网络驱动程序开发

系统设计采用DE2作为开发平台。该系统基于NiosII软核处理器，以太网控制器使用DM9000AE；运行μC/OS-II操作系统，加载网络协议LwIP。

weixin_34381687·2020-06-28 18:33

说文解字5彳部和辵部

从“彳”的字多与行走、行为和道路有关，如：德（de2）：坦然获得，无

亢龙有悔_cb5a·2020-02-05 03:17

前端常见面试题（二十）@郝晨光

js的特性不包括：(C);A、面向对象B、基于对象C、用于客户端D、解释性在javascript中，以下变量命名非法的是：(B)A、numb_1B、2numbC、sumD、de2$f下列正则表达式中，匹配首位是小写字母

郝晨光·2019-08-05 23:37

openCV study-Moudle5_机器学习

machinelearningref:https://docs.opencv.org/4.1.0/d6/de2/tutorial_py_table_of_contents_ml.htmlPYthon——

chepwavege·2019-07-25 10:17

基于DE2的开源片上系统Freedom E310移植

引言：伯克利大学于2014年发布了开源指令集架构RISC-V，其目标是成为指令集架构领域的Linux，应用覆盖IoT（InternetofThings）设备、桌面计算机、高性能计算机等众多领域［1］。RISC-V自发布以来受到多方关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC（SystemonChip）采用RISC-V架构，其中Rocket-Chip就是由伯克利大学

leishangwen·2017-06-10 11:22

旧板子新玩法——DE2上运行Freedom E310

众所周知，我有一块旧板子DE2-35，很久很久的那种，大概有十多年历史了，不过好在保养得比较好，现在还完好如初，最近心血来潮，打算在上面运行FreedomE310。FreedomE310是一个开源SoC，其处理器核心是RISC-V架构的开源处理器E3Coreplex，由SiFive公司设计发布的。E310的结构图如下所示，从图中可知，除了处理器E3Coreplex，还有比较丰富的外设，包括：GPI

leishangwen·2017-02-21 20:13

DE2上SRAM测试(一)

SRAM的控制很简单，DE2板子上面的是512KB的SRAM—IS61LV25616.先简单的看一下其引脚和时序图：　　　　　　可以看到在一般情况下起到最重要的是WE，其他给一个默认的值就好

·2015-11-13 06:27

用Quartus自动分配引脚

以DE2板子为例，具体做法如下： 1 打开一个已经分配好引脚的DE2工程，应该选择使用引脚比较多的DE2工程，比如DE2演示光盘上的DE2_Top。

·2015-11-12 17:45

FPGA技术实践文章汇总

康乃尔大学DE2历年code http://people.ece.cornell.edu/land/courses/ece5760/FinalProjects/里面有很多完整的工程供学习和下载全球使用者实例

·2015-11-12 13:01

ECE 576 UDP Hardware

Introduction Our final project is a full hardware UDP (User Datagram Protocol) stack for the DE2 evaluation

·2015-11-11 16:16

【原创】基于Altera DE2的数字实验—001_3 （DE2）（Digital Logical）（Verilog）

Project 3 本实验实现一个定时器。KEY3可以启动和停止计时。KEY0复位（计数停止）。基本思路就是利用Project 2的分频时钟100Hz驱动十进制的计数器，将4个十进制的计数器串联，那么在HEX3-2上显示的数字就以S递增。本实验包含以下内容： 1. 顶层模块的设计。 2. 单稳态脉冲的生成。 3. 编译报告。设计 1. 顶层模块

·2015-11-09 13:35

【原创】基于Altera DE2的数字实验—001_2 （DE2）（Digital Logical）（Verilog）

时钟分频把DE2上的50MHz的时钟分成以下7种：在顶层模块（diglab2）里我们把上述分频得到的7个

·2015-11-09 13:34

【原创】基于Altera DE2的数字实验—001_1 （DE2）（Digital Logical）（Verilog）

DE2的基本使用技巧本篇的3个实验包含DE2的拨动开关，数码管和七段码数码管显示的使用。前提，需要了解Quartus II的基本使用方法。

·2015-11-09 13:33

【原创】DE2实验解答—lab09 (Quartus II)(Verilog HDL)(Digital Logic)

Laboratory Exercise 9 简单的处理器图1所示的数字系统包含一些16位的寄存器，一个多选器，一个加/减单元，一个计数器和一个控制单元。数据通过16位的DIN输入。经由16位的多选器，数据可加载到多个寄存器，比如：R0，… ，R7和A。当然，多选器也可以使数据从一个寄存器传输到另一个寄存器。图中多选器的输出叫做总线，通常用来作为数据通道。加法器或减法器的执行过程：首先通

·2015-11-09 13:29

【原创】DE2实验解答—lab8 (Quartus) (Digital Logic) (Verilog HDL)

Introduction 本练习主要研究FPGA片内/外存储器。实现32X8-bit的RAM。 Design Part I 用LPM实现RAM LPM的用法参阅<Using Library Module in Verilog Design>。 &

·2015-11-09 13:28

【原创】DE2实验解答—lab7 (Quartus II)(Digital Logic)(Verilog HDL)

在DE2上按以下步骤

·2015-11-09 13:27

【笔记】DE2 硬件和处理器范例-2 External SRAM interface （DE2）（digital logic）（verilog hdl）

Introduction 本项目练习使用外部的61LV25616 SRAM，实现以下目标：用KEY0作为时钟输入，驱动一个4位的计数器，以产生一个地址码，然后在前面补充14个0扩展成18位的地址码。这个地址码作为存储器的地址在HEX4和绿色的LED上显示。使用SWITCH[15:0]作为写入SRAM的数据。使用KEY1作为写使能。注

·2015-11-09 13:23

【笔记】error 引脚冲突 ~LVDS150p/nCEO~ （digital logic) (DE2)

如下：Error: Can't place multiple pins assigned to pin location Pin_W20 (IOC_X65_Y2_N2)Info: Pin EA[7] is assigned to pin location Pin_W20 (IOC_X65_Y2_N2)Info: Pin ~LVDS150p/nCEO~ is assigned to pin loca

·2015-11-09 13:22

【原创】DE2实验练习解答—lab6 Adders,Subtractors,and Multipliers [Veriglog] [Digital logic]

本练习的目的是实现算术运算电路。每种电路用2种方法实现：Verilog语言描述和LPM。并比较其不同。 Part I 8-bit的加法器要求：支持有符号的数的2的补码的形式；带溢出信号，当结果不对时，溢出为1；代码part1.v 1 /* 2 *(C) yf.x

·2015-11-09 13:56

【原创】DE2实验练习解答—lab5 Clocks and Timers 【Verilog】【Digital Logic】

本练习的主要目的是如何实现和使用一个实时时钟。 Part I 3位BCD计数器设计一个3位的BCD计数器。其值按秒递增，输出显示在HEX2~0上，用KEY0复位。计数器的控制信号由50MHz的时钟提供。分析：按秒递增计数，所以要把50MHz的时钟分频得到1Hz的脉冲。 3位BCD计数器，可用1位BCD计数器组合，其计数范围

·2015-11-09 13:55

【原创】DE2 实验练习解答—lab4 counters【verilog】【digital logic】

本练习的目的是使用计数器。 Part I 用T触发器实现16-bit的计数器参照图 1所示的4-bit的同步计数器，实现一个16-bit 的计数器。代码１６－ｂｉｔ　ｃｏｕｎｔｅｒ 1 // top-level file 2 module part1(KEY0,SW,HEX3,HEX2,HEX

·2015-11-09 13:54

【原创】DE2 实验练习解答—lab 2：数字和显示（digital Logic）（DE2）

本节练习主要用组合逻辑电路实现2进制到10进制数字的转换以及BCD码的加法。 Part I 2进制数字的显示在HEX3到HEX0上显示SW15-0的值。SW15-12，SW11-8，SW7-4，SW3-0分别对应于HEX3，HEX2，HEX1，HEX0.在数码管上显示0-9，忽略开关表示的数值1010-1111. 本练习的目的是手工推导数码管显示的逻辑，要求只

·2015-11-09 13:52

【原创】DE2 实验练习解答—lab 3：锁存器、触发器和寄存器（digital Logic）（DE2）（quartus II）

本练习的目的是研究锁存器、触发器和寄存器。 Part I RS锁存器 Altera的FPGA含有可供用户使用的触发器电路。在Part IV演示如何使用它。这里探讨如何不使用专用触发器来创建存储单元。图1描述了门控锁存器电路。可用门级电路或表达式来描述。 part1.v //rs锁存器门级描述 1 // part 1:rs_ff

·2015-11-09 13:51

Altera Monitor Program 指南（SOPC)(DE2)

本指南介绍Altera Monitor Progarm，它可以用来编译、集合、下载和调试Altera’s Nios II processor的程序。本指南将一步一步的描述Altera Monitor Program的特性。下载和调试Nios II应用程序要求有具备Nios II处理器的FPGA器件。因此，本文假设用户有安装Quartus II（9.0或更高版本）和Nios II EDS软件的计

·2015-11-09 13:50

Altera SOPC Builder 指南（SOPC）（DE2）

前提是，一台安装quartus II和Nios II软件的电脑，并连接DE2开

·2015-11-09 13:49

推荐频道

DE2