E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习心得
11组01号王双玲
学习心得
~孩子的教育前提是:家长必须有服务他人,成就自我的品质 -
学习心得
王老
王双玲
·
2024-01-31 04:07
FPGA
学习日志:Verilog仿真文件的写法
目录一、Verilog与仿真1.1Verilog的概念1.2仿真与仿真文件1.3仿真的重要性二、Verilog仿真文件的写法2.1搭建模块2.2标记模块名称2.3定义输入输出变量2.4初始化initial代码段2.5一些注意事项三、仿真文件编码实践-三八译码器3.1测试文件3.2仿真文件一、Verilog与仿真1.1Verilog的概念Verilog是一种硬件描述语言(HardwareDescri
长安er
·
2024-01-31 04:43
课程学习心得
fpga开发
学习
仿真文件
Verilog
HDL
EDA
2021-09-04
《情绪管理
学习心得
》2021.9.31.当听到情绪管理这个词,你的感受是什么?刘坦老师一如既往带着我们自己开始思考感受自己的感受开启!
TA76喜凤儿
·
2024-01-31 01:47
李锦康+第九和十天作业#何一味建模课#
一丶第九天和第十天的
学习心得
一丶最主要的是看懂图纸,然后可以简化图纸。二丶看懂图纸后,思考用什么命令建模。把硬装一步一步建立起来,然后注意最后的切角!三丶边建模边给好材质。
李吖蛋
·
2024-01-30 22:19
给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)
作者:公众号
FPGA
之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动,支持MR30和SH1.0两种接口,四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL
FPGA之旅
·
2024-01-30 21:06
AuroraFOC
fpga开发
FOC
STM32
PCB
旋转编码器SIQ-02FVS3驱动(AuroraFOC)
开发环境STM32CubeMXHAL库Clion作者:
FPGA
之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下,它有左旋转、右旋转和按下这三种状态。
FPGA之旅
·
2024-01-30 21:06
AuroraFOC
fpga开发
FOC
编码器
学习心得
总结
packageDemo0126;publicclassIntegerDemo01{publicstaticvoidmain(String[]args){Integerit1=newInteger(10);System.out.println("it1="+it1);//将Integer类型的对象,转变为int的数值,叫做手动装箱inti=it1.intValue();System.out.prin
爱编程的小程
·
2024-01-30 21:53
java
开发语言
学习心得
总结
packagecom.operator;importjava.util.Scanner;publicclassThreeEyesDemo01{publicstaticvoidmain(String[]args){//提示用户输入一个数字Scannerscanner=newScanner(System.in);System.out.println("请输入一个数:");intnumber=scann
爱编程的小程
·
2024-01-30 21:23
java
开发语言
学习心得
总结
packageDemo0124;publicclassPhone{Stringbrand;Doubleprice;publicvoidshow(){System.out.println("品牌:"+brand+",价格:"+price);}publicstaticvoidmain(String[]args){Phonephone=newPhone();phone.show();phone.bran
爱编程的小程
·
2024-01-30 21:23
java
前端
数据库
学习心得
体会
packageDemo0129;importorg.junit.Test;importjava.util.*;publicclassCollectionTest{@TestpublicvoidcollectionTest(){//接口类型的引用指向实现类的对象,形成多态Collectioncollection=newArrayList();System.out.println(collection
爱编程的小程
·
2024-01-30 21:50
学习
java
顺寰日课20190713.49
1.练字(软笔或硬笔)做到2.日有一善念做到3.弟子规:背诵4句做到听讲解录音一句做到4.论语每天一篇读后感做到录音说一段
学习心得
做到反思:小孩看事情会很通透!这就是赤子之心吧!
顺寰
·
2024-01-30 20:43
嵌牛6
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88775286【嵌牛导读】本文是TCP发送
李泽浩
·
2024-01-30 20:39
请先检查下您的组织是否健康———《团队协作的五大障碍》
学习心得
之一
图片发自App3月13日,魔都刚刚从持续了整个冬季的绵绵雨水中迎来难得的暖暖春日,参加了由率先践行帕特里克•兰西奥尼先生关于组织健康管理模式的刘向东老师的读书会分享活动。尽管自己已多次阅读了这些书,但每次读书会都能有不同的收获,让自己从不同的角度去学习和理解兰西奥尼先生的思想精髓。过去读书时,很少会认真阅读书的封面以及书的前言。这次在刘向东老师的指引下,发现在书的封面和前言里确实蕴藏了丰富的内涵。
皓摄之途
·
2024-01-30 18:20
【INTEL(ALTERA)】为什么 niosv-download 实用程序无法下载 NiosV 处理器应用程序 ELF 文件
说明当您执行以下任务时,英特尔®Quartus®PrimeProEdition软件版本21.3和21.4中会显示以下错误消息:使用niosv-download实用程序将Nios®V处理器应用程序ELF文件下载到英特尔®
FPGA
s
神仙约架
·
2024-01-30 15:44
INTEL(ALTERA)
FPGA
fpga开发
Nios
NiosV
Quartus
【INTEL(ALTERA)】JESD204C
FPGA
IP绑定硬件设计在连接过程中有时会失败
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4中存在问题,您可能会看到JESD204C英特尔®
FPGA
IP绑定硬件设计有时会在启动时无法链接。
神仙约架
·
2024-01-30 15:44
INTEL(ALTERA)
FPGA
fpga开发
JESD204C
Quartus
[视频处理]关于视频处理的多画面样式
后续补充文章【图像处理】使用
FPGA
实现视频多画面的方案多画面样式
神仙约架
·
2024-01-30 15:43
图像处理
多画面
多画
视频处理
画面拼接
视频拼接
【INTEL(ALTERA)】为什么 F-tile Serial Lite IV
FPGA
IP 设计示例会失败
说明由于IntelAgilex®7
FPGA
I系列收发器-SoC开发套件的时钟控制器GUI存在问题,当您需要配置芯片Si5332的OUT1时钟频率时,您可能会发现F-tileSerialLiteIV英特尔
神仙约架
·
2024-01-30 15:07
INTEL(ALTERA)
FPGA
fpga开发
Ftile
Si5332
2020-08-23 思考成长周复盘
一时间2020-08-17~2020-08-23二围绕思考成长所做的事情1.每日早起,每天朋友圈分享
学习心得
和体会,持续输出自己的思考和感悟。
GuangHui
·
2024-01-30 13:26
现代数字信号处理介绍
实现验证方式有DSP,
FPGA
,以及PC端matlab仿真,python仿真方法加我微信hezkz17,可申请加入数字音频系统研究开发交流答疑群。
周南音频科技教育学院(AI湖湘学派)
·
2024-01-30 12:22
音频算法设计研究开发
音频
算法
Verilog HDL语法
学习心得
从五月中旬开始进入到VerilogHDL语法学习、项目实战阶段,满打满算已经两个月时间了。这两个月全部在自习室度过,一直没有认真做一篇总结,主要还是抽不出时间来,因为几乎每天都有需要琢磨研究的东西。今天得空写一篇总结,一是告慰自己,二是希望能为后来学习者提供一些借鉴,尽量少走一些弯路。从零基础开始,到现在一看到编译报错信息就可以判断出是什么类型的错误、怎么解决以及可以帮助别人解决一些简单的问题。这
ღ墨竹照月影
·
2024-01-30 12:12
Verilog
HDL
verilog
fpga
risc-v
芯片
03 Verilog HDL 语法
VerilogHDL可以在较短的时间内学习和掌握,目前已经在
FPGA
开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值,
lf282481431
·
2024-01-30 12:41
FPGA开发入门
fpga开发
2024 IC
FPGA
岗位 校招面试记录
本人的话,研究生期间所做的项目都是跟
FPGA
相关,并未参与ASIC芯片设计相关的项目。HR面试不记录在内,只记录跟技术面沾边的一些问题。联发科技实习一面岗位:I
在路上-正出发
·
2024-01-30 11:04
我的面试记录
面试
经验分享
程序人生
华为海思
联发科
1024程序员节
新思科技
STM32与
FPGA
实现以太网功能--ping
②
FPGA
与88E6320的另一个RMII接口连接,使用UDP实现业务数据传输。③stm32与
FPGA
中MAC地址不同,但是IP使用相同结果:1、在局域网点对点通信正常。
weixin_41719055
·
2024-01-30 09:37
fpga开发
stm32
新手如何学习学嵌入式开发?
这个问题相信是困扰所有嵌入式初学者的难题,下面的内容是嵌入式学习必学的:C语言;C++;操作系统;计算机组成原理;linux编程;51单片机;arm;硬件编程语言(
FPGA
);模拟电路&数字电路。
华清远见成都中心
·
2024-01-30 08:56
学霸笔记
学习
嵌入式开发需要学mysql吗_学习嵌入式开发需要学习哪些课程?如何学习?
所学习的内容会有所区别,但是无论是哪个方向,学习嵌入式开发的必学课程有:一:嵌入式开发的必学课程1、C语言2、C++3、操作系统4、计算机组成原理5、linux编程6、51单片机7、arm8、硬件编程语言(
FPGA
jimwalk2014
·
2024-01-30 08:55
嵌入式开发需要学mysql吗
FPGA
学习之嵌入式硬件系统(SOPC)概述(软硬件设计)
FPGA
学习之嵌入式硬件系统(SOPC)概述(软硬件设计)首先我们知道
FPGA
可以实现充当完整微处理器的逻辑,并且提供许多灵活性选项。下图体现出
FPGA
器件为何是现场可编辑门阵列器件。
硬件嘟嘟嘟
·
2024-01-30 08:53
FPGA
fpga
verilog
嵌入式
经验分享
限量版楠瓜3.24感恩录
【工作篇】1.感恩早起群班委每日坚持来晨会2.感恩阅读群领读者们每日的用心+恭喜优秀的今日优秀打卡文3.感恩下午和郄老师交流
学习心得
。【生活篇】(1)感恩瑞秋下午和我聊心里话,交流了100多分钟。
楠芳姑娘
·
2024-01-30 08:15
应届生把
FPGA
学到什么程度可以找工作?
在
FPGA
(Field-ProgrammableGateArray)领域找到工作通常需要一定的基础知识和专业技能。那应届生把
FPGA
学到什么程度可以找工作?
宸极FPGA_IC
·
2024-01-30 08:13
fpga开发
fpga
硬件工程
对嵌入式
FPGA
的详解
嵌入式
FPGA
(e
FPGA
)是指将一个或多个
FPGA
以IP的形式嵌入ASIC,ASSP或SoC等芯片中。换句话说,eFPG
C123001
·
2024-01-30 08:42
免费领
各种资源
学习
学习嵌入式
linux
网络编程
代码
项目解析
专家讲解
学
fpga
和还是嵌入式?
2、
FPGA
:它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克
宸极FPGA_IC
·
2024-01-30 08:40
fpga开发
fpga
2021-08-30
【打卡天数】:第1183天【
学习心得
】不能胜寸心!还是要努力学习啊,今天努力了一天,虽然到傍晚才进去状态,但内心还是很舒服、跟安慰的,继续加油!
陌上花7807
·
2024-01-30 08:07
filenet市值将在2023年超过比特币,区块链有ipfs会更好
从2008年比特币诞生之初开始,数字货币的“挖矿”经历了五个时代:CPU挖矿,GPU挖矿,
FPGA
挖矿,ASIC挖矿,大规模集群挖矿。
区小楼
·
2024-01-30 07:35
最近
学习心得
昨天晚上在群里学习大家的作业,发现优秀的老师,能把书上的内容融会贯通并且运用到实际中。例如王燕老师,他把每月一事的习惯,用到一年级的小朋友,用游戏、儿歌、顺口溜等方法,教会孩子养成卫生习惯,学习习惯,纪律习惯。如此用心,怎会不受小朋友的喜爱?闫红波老师《引导家长培养幼儿阅读习惯的方法》一共总结了5条方法,我觉得身为家长,培养孩子特别受益。第1条,就是带孩子经常去书店,让孩子与书多接触。第2,和孩子
蒋刘敏
·
2024-01-30 07:57
基于
FPGA
实现Aurora高速串行接口
0本文目录1)Aurora简介2)
FPGA
简介3)系统设计4)逻辑设计5)模块设计6)AuroraIP核简介7)AuroraIP核定制8)Aurora协议特点9)结束语1Aurora简介1)采用并行方式传输高速的数据流有很多设计难点
宁静致远dream
·
2024-01-30 07:49
FPGA水滴穿石
FPGA
光纤Aurora_8B_10B
本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中,本次实验采用的是Custom(自定义模式)。LineRate(行速率)选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s,本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250
小五头
·
2024-01-30 07:14
基于Verilog实现算法
fpga开发
大橘为重Corona第3天作业 何一味Corona渲染课
第三天
学习心得
今天上了何老师的金属直播课,给我们讲了一种材质:金属!虽然只讲了这一种但这绝对是目前国内乃至国外最顶端的金属调法!
大橘为重_3f02
·
2024-01-30 06:43
Tarjan 算法及其应用
Tarjan算法及其应用NO.1求强连通分量学习链接:https://www.cnblogs.com/shadowland/p/5872257.html
学习心得
:dfn[cur]记录访问cur结点的时间戳
Kwjdefulgn
·
2024-01-30 05:39
图论基础
【天使班四个班联合第1次大晨会】
马如娟文字推送:聂可乐记录大臣:刘世美二:班委汇报班级践行情况(每人2分钟)天使2班:王洁班长天使70班:解蕾班长天使100班:刘郁婕天使101班:唐智聪班长三:第一位大咖分享;苏海明教练(10分钟)四:学员分享
学习心得
和
y诗淇
·
2024-01-30 05:08
重学《财富自由之路》
正好我也可以每天日更一篇
学习心得
,培养我的思考和写作能力
最好的安排007
·
2024-01-30 04:26
挑战1000天演讲,打卡的第316天今日分享的主题是:学习分享:
学习心得
分享
人们总是在忽略身边最最重要的东西。比如说空气比如说阳光,我们每一个人如果没有良好的空气就没有办法生存。如果没有阳光,我们的万事万物就不能自然的生长。同时我们的生命也没有办法正常的成长,虽然说这两样东西都是不花钱的。但它却是我们生命中最珍贵的。可是也由于它不用花钱还,每天都会自然的存在。所以我们每一个人都在追求那些物质上的东西比如说:豪车豪宅。但是我们试想一下,如果没有空气,我们连活都活不了了。哪里
开心快乐幸福美满
·
2024-01-29 23:49
自学python 经验
学习心得
分享
自学过2年python,有一些
学习心得
和避坑经验和大家分享,希望对已经入门和准备入门的零基础朋友能有些帮助,少走点弯路。首先,对于python初学者最大的困难是什么?
编程小海
·
2024-01-29 21:45
项目式
学习心得
体会
图片发自App图片发自App图片发自App图片发自App图片发自App图片发自App图片发自App图片发自App图片发自App听了钟文妙老师的《项目式学习——PBL设计》一讲,对我的触动很深,在此之前我连项目式学习这一名称都没听过。说实话听了一遍根本没听懂,又反复听了几遍,有点懂了,但还不是太清楚,我觉得再通过自己的实践也许理解更能深刻一些。根据我的理解,项目式学习是以生活或学习中所遇到的热点问题
浑江262邹海英
·
2024-01-29 21:14
【驻村】董秋霞2020•4•11日志总结
感恩改过与反思,
学习心得
今天回村第四天
董秋霞
·
2024-01-29 18:37
《论语》
学习心得
18
“君子成人之美,不成人之恶。小人反是。”君子有成人之美,但这个成人之美指的是好心成全。举个例子,比如你邻居家的孩子高考分数很高,能考个好大学,但是家里拿不出学费。而你愿意借钱解这家的燃眉之急,让这个孩子能够接受高等教育,这是一种成人之美。再举个反倒:邻居家的孩子不学无术,高考分数不够上大学,但家里有钱,希望通过你认识某个大学的校长,出钱把孩子送进去,并许诺给你一定的利益。如果你把事办成了,这就是成
紫涵的一束清风
·
2024-01-29 17:11
ISE中逻辑分析仪ChipScope的使用
基本上采用了典型外部逻辑分析仪的理念和功能,却无需额外的逻辑分析设备、测试I/O、电路板走线和探点,只要建立一个对应的文件并做相关设置后,与当前工程捆绑编译,用一根JTAG接口的下载电缆连接到要调试的
FPGA
YprgDay
·
2024-01-29 15:47
#
开发工具的使用
fpga开发
Vivado中嵌入式逻辑分析仪ILA的使用(2)
FPGA
综合出来的电路都在芯片内部,基本上是没法用示波器或者逻辑分析仪器去测量信号的,所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017
·
2024-01-29 15:16
FPGA
Vivado
【
FPGA
】:ip核--Divider(除法器)
本文转自:【
FPGA
】:ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义,用来做除法运算。
岁岁人如旧
·
2024-01-29 13:10
FPGA
fpga开发
FPGA
逻辑资源评估之BRAM(以Xilinx为例)
在
FPGA
逻辑设计时,需要参考所需逻辑资源对
FPGA
进行选型,其中一项就是对BRAM的评估,在这里以xilinxUltraSCALE+系列
FPGA
为例,对BRAM进行简单介绍。
wkonghua
·
2024-01-29 13:38
FPGA
FPGA开发
fpga开发
FPGA
实现八位数字抢答器设计
一.设计要求八位数字抢答器设计要求:抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S,该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂
FPGA之旅
·
2024-01-29 13:08
FPGA之旅课设
fpga开发
FPGA
抢答器设计
设计一抢答器,要求如下:抢答台数为6;具有抢答开始后20s倒计时,20秒倒计时后6人抢答显示超时,并报警;能显示超前抢答台号并显示犯规报警;系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@
·
2024-01-29 13:38
fpga开发
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他