FPGA应用篇第31页

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

文章目录FPGA片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILAIP核生成bitstreamFPGA

“逛丢一只鞋”·2023-11-17 03:05

ZYNQ 通过GP总线读取PL端RAM存储的数据

2，SRAM介绍（双端口RAM结构）Xilinx的ZYNQ内部FPGA是virtex7系列，内部有32KB的BlockMemory，

寒听雪落·2023-11-17 03:35

ZYNQ&FPGA RAM IP核实验

RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。

Nadukab·2023-11-17 03:34

【FPGA】RAM伪双端口

【FPGA】RAM伪双端口一、RAM1、什么是RAM2、作用3、读写速率4、ZTNQ7020blockRAM资源5、数据宽度配置6、端口介绍二、RAM配置1、配置界面介绍：2、参数设置三、RAM驱动方法

杜宇听澜·2023-11-17 03:34

（二）FPGA IP核使用教程——单端口RAM

文章目录（二）FPGAIP核使用教程——单端口RAM0致读者1实验任务2RAM简介3程序设计3.1RAMIP核配置3.2时序图详解3.3顶层模块设计3.3.1代码编写3.4RAM读写模块设计3.4.1绘制波形图

ChinaRyan666·2023-11-17 03:31

【FPGA】zynq 单端口RAM 双端口RAM 读写冲突写写冲突

RAMRAM读写分类RAM原理及实现RAM三种读写模式不变模式写优先读优先单端口RAM伪双端口RAM真双端口RAM读写冲突和写写冲突读写冲突写写冲突总结：RAMRAM的英文全称是RandomAccessMemory，即随机存取存储器，简称随机存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址的存储单元中读出数据，其读写速度是由时钟频率决定的。具体的分类讲解可以看SDRAM

Z小旋·2023-11-17 03:29

为什么很多人从FPGA转IC前端岗?哪个前景好？

很多入行不久的朋友潜意识里会认为FPGA是很高深的东西，能掌握FPGA的一定都是极其厉害的人。其实，这是一个误解。

IC修真院·2023-11-17 01:49

Linux 应用篇学习笔记：输入设备应用编程

一、输入类设备编程1.1什么是输入设备常见的输入设备包括鼠标、键盘、触摸屏、按钮等，它们都能产生输入事件，产生输入数据给计算机系统。1.2input子系统Linux系统为了统一管理输入设备，实现了一套能够兼容所有输入设备的框架，这个框架就是input子系统。驱动开发人员基于input子系统开发输入设备的驱动程序，input子系统可以屏蔽硬件的差异，向应用层提供一套统一的接口。1.3查看input子

gdut_llkkyy·2023-11-17 00:20

FPGA——基于IIC协议的EEPROM功能实现

目录一、EEPROM介绍二、I2C协议2.1简介2.2I2C总线协议2.2.1开始与停止条件2.2.2地址帧2.2.3数据帧三、EEPROM24C02芯片3.1写时序3.2读时序四、核心代码4.1I2C协议4.1.1逻辑图4.1.2相关代码4.2EEPROM读写控制模块4.2.1原理框图4.2.2相关代码五、总结一、EEPROM介绍EEPROM（ElectricallyErasableProgra

草木的FPGA学习之旅·2023-11-16 23:17

FPGA学习笔记——IIC总线解析及三态门

简介IIC（Inter-IntegratedCircuit）其实是IICBus简称，所以中文应该叫集成电路总线，它是一种串行通信总线，使用多主多从架构。它有两根线，一根时钟线SCL，一根数据线SDA，半双工串行同步通信。设备空闲状态：高电平因为高电平可以检测设备的好坏。起始位：时钟线高的时候，数据线拉低；停止位：时钟线高的时候，数据线拉高。在起始信号产生之后，总线就处于被占用的状态，在终止信号产生

蓝藻F·2023-11-16 23:11

FPGA/数字IC求职笔试面试(1)之IIC协议详解

FPGA/数字IC求职笔试面试(1)之IIC协议详解文章目录FPGA/数字IC求职笔试面试(1)之IIC协议详解前言一、概述：二、具体协议1.先来大致猜测2.IIC协议时序三、协议实现步骤(以读写EEPROM

Dawn_yuan·2023-11-16 23:41

FPGA模块——HDMI输出模块

FPGA模块——HDMI输出模块数据点rgb输出模块视频帧驱动模块1.TMDS编码模块2.编码数据并转串模块（原语/IP核）3.异步复位，同步释放模块4.集成编码+并转串+差分+复位模块的HDMI接口使用

云影点灯大师·2023-11-16 23:05

FPGA模块——串口发送和接收模块

FPGA模块——串口模块发送代码接收代码管脚约束发送代码1.使用发送模块使用这个模块需要output一个发送端口outputuart_txd，//UART发送端口/*------------------

云影点灯大师·2023-11-16 23:35

FPGA——IP核基础操作

FPGA——IP核基础操作IP核例化模块时钟IP核RAMIP核IP核例化模块找到模版加入代码中时钟IP核配置模式功能配置输入时钟输出配置RAMIP核

云影点灯大师·2023-11-16 23:34

FPGA模块——IIC协议（FPGA做主机操作24C64）

FPGA模块——IIC协议（FPGA做主机操作24C64）EEPROM（24C64）向器件写数据时序向器件读数据时序IIC协议FPGA主机代码IIC读寄存器驱动（指定地址单次读写）EEPROM（24C64

云影点灯大师·2023-11-16 23:59

【正点原子FPGA连载】第二十八章OV5640 DP显示实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第二十八章OV5640DP显示实验在前面的例程中大家学习了DP的彩条显示和从SD卡中读取图片显示都是比较简单的例程。本

正点原子·2023-11-16 21:39

AXI三种接口及DMA DDR XDMA介绍（应用于vivado中的ip调用）

一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致

LessIsMore/·2023-11-16 21:34

FPGA时序约束（七）文献时序约束实验测试

系列文章目录文章目录系列文章目录前言文献1：时钟移位LogiclockDesignPartition封装用户编写的程序停掉singletap抓取单端口RAM的数据文献2：SRAM约束前言之前学习了一些基本时序约束的类别，包括主时钟约束、虚拟时钟约束、输入输出约束、多周期约束等等，但大多都是纸上谈兵，目前打算在这个学期结束前，阅读大量文献，学习他们的时序约束经验，并且在数据采集板上完成实验验证。文献

贾saisai·2023-11-16 20:34

航空电子网络（ARINC818总线）

ARINC818采集卡采用高集成度FPGA芯片实现ARINC818协议，并通过高速8

彬鸿科技·2023-11-16 19:50

基于FPGA的多通道ARINC429总线测试系统

目前，有大量的机载设备在使用ARINC429总线进行数据交互，为提高具有ARINC429接口设备的测试效率，降低开发成本，本文基于FPGA强大的并行处理能力、丰富的I/O接口资源以及半定制化的设计理念，

测试专家·2023-11-16 19:20

FPGA学习笔记（十三）负数运算

系列文章目录文章目录系列文章目录Verilog负数负数运算原理Verilog负数reg寄存器是最常用的寄存器类型，这种寄存器中只能存放无符号数。如果给reg中存入一个负数，通常会被视为正数。reg[8:0]a;//9位b声明是有符号数要加signed，做加法或乘法时，对操作数扩位处理时高位补符号位；即负数补1，正数补0；regsigned[8:0]a;a=-8'd1;a=8'd1;负数运算原理正数

贾saisai·2023-11-16 19:49

重磅：FPGA实现MIPI DSI4线720P

液晶屏概述显示屏LCDMIPIDSI4lane,支持分辨率720*1280,60HZ彩色显示。用于对接国产GOWIN的NR-9C的开发板和LATTICE的CROSSLINK开发板，显示MIPIDSI功能。MIPIDSI是4-LANE，MIPI速率在480MHZ。支持LP模式初始化和HS模式显示数据发送。屏是5寸，支持DSISYNCEVENTS模式数据发送。源码设计。2.DSI时序说明在液晶屏控制I

SZFPGA-A·2023-11-16 18:38

Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正AXI4-StreamSubsetConverterVDMA图像缓存DP输出5、vivado工程1：Xczu4ev版本FPGA

9527华安·2023-11-16 16:23

国产高云FPGA开发软件Gowin的下载、安装、Licence共享，按照我的方案保证立马能用，不能用你铲我耳屎

目录1、前言2、GOWIN简介3、GOWIN下载4、GOWIN安装5、Licence共享方案，立马就能用6、网盘福利领取1、前言“苟利国家生死以，岂因祸福避趋之！”大洋彼岸的我优秀地下档员，敏锐地洞察到祖国的短板在于高精尖半导体的制造领域，于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心，懂先生站在高略高度和长远角度谋划，宁愿背当代一世之骂名也要为祖国千秋万世谋，2018年7月，懂先生正式打响

9527华安·2023-11-16 16:23

国产高云FPGA：Gowin工程搭建保姆级教程，点亮你的LED灯，点不亮你铲我耳屎

目录1、前言2、Gowin工程搭建3、Gowin工程界面介绍4、添加设计文件添加verilog设计文件调用rPLLIP核并配置LED闪灯源码分析添加约束文件5、综合编译6、下载程序到开发板7、福利：LED闪灯工程网盘链接1、前言“苟利国家生死以，岂因祸福避趋之！”大洋彼岸的我优秀地下档员，敏锐地洞察到祖国的短板在于高精尖半导体的制造领域，于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心，懂先生

9527华安·2023-11-16 16:18

FPGA HLS工具

HLS高层次综合数据类型以及所要包含的头文件引入了任意精度的数据类型跟数据类型相关的一个函数–sizeof对任意长度的数据类型使用sizeof使用visualstudio编写vivado的程序需要对visualstudio进行一定的修改，就可在visualstudio编写vivado程序数据类型的转化变量的初始化可拷贝初始化，也可以直接初始化但是不支持初始化列表初始化还可以通过声明所初始化数值的数

爱写代码的liding·2023-11-16 13:50

VIVADO+FPGA调试记录

vivado+FPGA调试记录vitis编译vivado导出的硬件平台，提示'xxxx.hfilecantfind'VITIS内定义的头文件找不到vitis编译vivado导出的硬件平台，提示’xxxx.hfilecantfind

爱写代码的liding·2023-11-16 13:05

通信原理板块——模拟信号的抽样定理

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2023-11-16 10:31

通信原理板块——语音压缩编码

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2023-11-16 10:30

北邮22级信通院数电：Verilog-FPGA（9）第九周实验（3）实现一个具有清零功能的按键计数器，对按键进行计数并显示

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1counter.v1.2debounce.v二.管脚分配三.实现效果一.代码部分1.1counter.vmodulecounter(inputclk,inputrst,inputbutto

青山入墨雨如画·2023-11-16 10:30

北邮22级信通院数电：Verilog-FPGA（9）第九周实验（4）实现寄存器74LS374

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1reg_74LS374.v1.2reg_LS374_tb.v二.仿真测试效果一.代码部分1.1reg_74LS374.vmodulereg_74LS374(input[7:0]D_in,i

青山入墨雨如画·2023-11-16 10:30

通信原理板块——利用香农公式对连续信道的信道容量计算

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等利用香农公式对连续信道的信道容量计算根据香农公式

小灰灰的FPGA·2023-11-16 10:28

FPGA常用电平标准以及LVDS注意事项

单端：信号由一根导线输出，+5V/+3.3V为高电平，0为低电平。差分：信号由两根导线输出，抗干扰能力强。TTL：+5V/+3.3V为高电平，0为低电平，用三极管单端输出（串口模块：USB转TTL），大多几十兆CMOS：MOS管单端输出，功耗低，反转快。频率低于150Mhz建议CMOS标准，高于150M时。LVDS：低压差分信号，理论上最高频率2Ghz，大多几百兆LVPECL：高速差分，PECL差

因为我看过月亮啊·2023-11-16 07:59

FPGA中IO电平标准

FPGA（现场可编程门阵列）的IO电平标准涉及到其输入和输出引脚的电压电平范围，以确保与其他器件和系统的互操作性。

时倾616·2023-11-16 07:59

fpga电平约束有什么作用_FPGA管脚约束

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群Edit→languagetemplates：打开即可查看基本语法。

weixin_39653764·2023-11-16 07:58

fpga电平约束有什么作用_FPGA时序约束理论篇之IO约束

I/O约束 I/O约束是必须要用的约束，又包括管脚约束和延迟约束。管脚约束管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。在vivado中，使用如下方式在xdc中对管脚进行约束。set_property -dict {PACKAGE_PIN AJ16 IOSTANDARD LVCMO

weixin_39947314·2023-11-16 07:58

FPGA常见的单端信号、双端信号电平标准

FPGA常见的单端信号、双端信号电平标准有一次笔者承接别人项目，在进行K7和5EV之间通讯时，使用OBUFDS进行差分数据传输，电平标准为LVDS_25，出现一个奇怪的现象，当K7没有发送数据，5EV已经收到了数据

I am a FPGAer·2023-11-16 07:57

FPGA学习笔记之电平标准

FPGA学习笔记之电平标准TTLCOMSLVPECLTMDSSSTL，HSTLTTL三极管单端输出，像一般的USB转TTL。一根导线输出：3.3V/5V/0V。

lovefpgarm·2023-11-16 07:27

Xilinx FPGA I/O电平标准简介

目录一、LVTTL（LowVoltageTransistor-TransistorLogic）二、LVCMOS（LowVoltageComplementaryMetalOxideSemiconductor）三、PCI（PeripheralComponentInterconnect）四、GTL（GunningTransceiverLogic）五、LVDS（Low-VoltageDifferentia

Coca_tian·2023-11-16 07:57

FPGA-常用电平标准介绍、LVDS供电注意事项

FPGA-常用电平标准介绍、LVDS供电注意事项电平标准等事项，做个笔记文章目录FPGA-常用电平标准介绍、LVDS供电注意事项一、TTL二、CMOS三、LVDS四、TMDS五、SSTL、HSTL总结一

Bellwen·2023-11-16 07:24

FPGA电平标准的介绍

对FPGA的管脚进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准。

横二彪·2023-11-16 07:23

weboack高级应用篇（五）：打包结果分析 - 依赖图(dependency graph)

目录bundle分析(bundleanalysis)工具webpack-bundle-analyzeroptions添加npm脚本每当一个文件依赖另一个文件时，webpack都会将文件视为直接存在依赖关系。这使得webpack可以获取非代码资源，如images或web字体等。并会把它们作为依赖提供给应用程序。当webpack处理应用程序时，它会根据命令行参数中或配置文件中定义的模块列表开始处理。从

__畫戟__·2023-11-16 05:18

FPGA原理与结构（2）——查找表LUT（Look_Up_Table）

系列文章目录：FPGA原理与结构（0）——目录与传送门目录一、查找表（LUT）概述二、LUT的性能权衡1、面积效率2、速度问题3、权衡结果三、LUT的组成与应用1、LUT的组成2、LUT的应用3、LUT

apple_ttt·2023-11-16 04:29

FPGA时序分析与约束（13）——I/O接口约束

为了获得更加精准的FPGA外部时序信息，设计者需要为FPGA的I/O接口指定时序信息，一般时序工具只能获取FPGA器件内部的时序信息，对于FPGA器件引脚之外的时序信息，必须由设计者约束定义。

apple_ttt·2023-11-16 04:29

FPGA时序分析与约束（14）——虚拟路径

一、概述到目前为止，我们已经看到了如何约束时钟和端口来指定设计中的时序要求，我们可以通过这些基础的约束命令来进行时序约束，但是时序分析工具默认的时序检查方式可能和我们实际工程实现的情况不同，通常来说是约束过紧，可能导致时序失败。此时，设计者就需要额外增加一下啊约束命令，用于调整既有的时序检查方式，以保证达到我们的设计预期。设计者额外增加的这部分约束，我们称之为时序异常（也有地方称之为时序例外约束）

apple_ttt·2023-11-16 04:59

FPGA UDP RGMII 千兆以太网（4）ARP ICMP UDP

1以太网帧1.11以太网帧格式下图为以太网的帧格式：前导码（Preamble）：8字节，连续7个8’h55加1个8’hd5，表示一个帧的开始，用于双方设备数据的同步。目的MAC地址：6字节，存放目的设备的物理地址，即MAC地址源MAC地址：6字节，存放发送端设备的物理地址类型：2字节，用于指定协议类型，常用的有0800表示IP协议，0806表示ARP协议，8035表示RARP协议数据：46到150

LEEE@FPGA·2023-11-16 03:11

RISC-V处理器设计（五）—— 在 RISC-V 处理器上运行 C 程序

实验涉及到的代码或目录3.2各文件作用介绍3.2.1link.lds3.2.2start.S3.2.3lib和include目录3.2.4common.mk3.2.5demo目录3.3上板测试第一种：直接作为FPGA

Patarw_Li·2023-11-16 01:27

Q格式数据（定点小数）

Q格式数据在MCU，FPGA，定点DSP经常出现，因为这些场合受限于速度，性能，运算能力都不适合做浮点数运算，但有时又会涉及到小数的运算，这时就需要用到Q格式数据，也就是经过缩放的小数，即定点小数。

propor·2023-11-16 00:57

Verilog语法之条件编译`ifdef， `ifndef，`else， `elsif， `endif

到FPGA的开发，其条件编译可以通俗的理解为，根据条件

第二层皮-合肥·2023-11-15 22:54

2023阿里云服务器租用费用

ECS共享型n4、ECS突发性能型t6、ECS共享型s6、ECS计算型c5、ECS通用型g5、ECS内存型r5、通用型g7、计算型c7、大数据型d1、GPU云服务器、本地SSD型、高主频通用型hfg7、FPGA

jiayou2017·2023-11-15 21:23

推荐频道

FPGA应用篇