E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA时序分析
SOPC之NIOS Ⅱ实现电机转速PID控制(调用中断函数)
通过
FPGA
开发板上的NIOSⅡ搭建电机控制的硬件平台,包括电机正反转、编码器的读取,再通过软件部分实现PID算法对电机速度进行控制,使其能够渐近设定的编码器目标值。
STATEABC
·
2023-08-26 04:35
一般人学不会的FPGA
fpga开发
嵌入式硬件
FPGA
SOPC
PID
NIOS
计数器简介以及
FPGA
实现
在
FPGA
开发中,一切与时间有关的设计都会用到计数器,所以学会设计计数器至关重要。
世界上的另一个我(ಥ_ಥ)
·
2023-08-26 02:01
开发语言
fpga开发
FPGA
刷题——计数器(简易秒表、可置位计数器、加减计数器)
继续牛客网刷题,这篇是计数器部分:目录简易秒表可置位计数器加减计数器计数器是非常基本的使用,没有计数器就无法处理时序。简易秒表这一题实现了秒和分的计数器,当秒计数器从1-60,分计数器+1,当分计数器=60,清零分计数器。用一段always就可以实现,代码如下:modulecount_module(inputclk,inputrst_n,outputreg[5:0]second,outputreg
朴实妲己
·
2023-08-26 02:01
fpga开发
FPGA
学习日志——计数器counter
计数器counter实验目标:每个时钟周期加一,在实验中采用50Mhz的时钟,即一秒钟计数50M-1个/或0.5s计数25M-1个。同时利用LED小灯在0.5s熄灭,后0.5s点亮。实验框图与波形图:实验代码modulecounter#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputregled
Chendy_00
·
2023-08-26 02:31
FPGA学习日志
fpga开发
学习
FPGA
学习篇之计数器
FPGA
学习篇之计数器文章目录
FPGA
学习篇之计数器前言一、普通计数器二、环形计数器三、扭环形计数器(约翰逊计数器)总结前言 在数字电路中计数是最基本的运算,计数器就是用来实现计数的电路。
IC小白'
·
2023-08-26 02:31
fpga开发
FPGA
计数器
时钟:50MHz(周期为20ns)计数值:2500*2(由0到2499)计数周期:20ns*5000=100000ns=100us=0.1ms模块代码:modulecounter(Clk,led,Rst_n);inputClk;inputRst_n;outputregled;reg[24:0]cnt;always@(posedgeClkornegedgeRst_n)beginif(Rst_n==0
小狗爱晴天
·
2023-08-26 02:30
FPGA
FPGA
FPGA
计数器
FPGA
——计数器(分频器)(LED闪烁)设计流程
目录设计定义设计输出(画出设计图)代码编写(根据上面设计图设计代码)设计图解析控制时间的计算由以上分析编写代码功能仿真设计定义以设备50Mhz频率为例50msled翻转一次设计输出(画出设计图)注:本图主要分析计数器,led的反相器和低电平复位与计数器无关故先不看代码编写(根据上面设计图设计代码)设计图解析clk根据设备频率控制时间cnt记载时钟周期个数输入数控制反转时间cnt与输入数相等时led
小白变形计
·
2023-08-26 02:00
fpga开发
fpga开发
【
FPGA
】
FPGA
入门 —— 基本开发流程
FPGA
入门1.
FPGA
入门2.
FPGA
开发流程3.二选一多路器-快速熟悉开发环境及流程1.
FPGA
入门快速上手verilog语法状态机,线性序列机
FPGA
常见的设计方法自己写代码,下载代码进行使用,使用厂家
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【
FPGA
】 3-8译码器 —— 组合逻辑 | 熟悉语法及开发环境
文章目录1.设计输入2.分析综合3.功能仿真4.板爷调试继续熟悉基于vivado的
FPGA
开发流程。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【
FPGA
】verilog语法的学习与应用 —— 位操作 | 参数化设计
【
FPGA
】verilog语法的学习与应用——位操作|参数化设计学习新语法,争做新青年计数器实验升级,让8个LED灯每个0.5s的速率循环闪烁,流水灯ahh好久不见~去年光这个就把我折磨够呛。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
学习
fpga
[1]计数器(附源码)
在许多大型电路中必然有计数器电路的身影,可以说了解并掌握计数器的设计方法是学习
fpga
的第一步。本文使用的软件是QuartusII13.
pace_huang
·
2023-08-26 02:30
fpga开发
二、11【
FPGA
】时序逻辑电路——计数器
学习视频:是根据野火
FPGA
视频教程——第十三讲https://www.bilibili.com/video/BV1nQ4y1Z7zN?
追逐者-桥
·
2023-08-26 02:30
#
二
Xilinx
Artix-7基础教程(完)
Verilog
HDL
FPGA开发
硬件描述语言
数字电子技术基础
【
FPGA
】计数器 —— 时序逻辑
小边想要日更!盲猜明天就会断hh,因为明晚我应该在疯狂看计网。。文章目录1.设计输入2.功能仿真3.板子调试时序逻辑基本概念:输出还与时钟信号相关D触发器-也就是有“记忆”特性,能存储电平状态计数器基本概念,基本4位加法器结构图计数值与技术时间之间的关系1.设计输入设计一个以每隔1s闪烁的LED灯(亮灭各500ms)CK在一般系统中非常稳定50MHz——一周期20ns那~就+(500ms/20ns
浮光 掠影
·
2023-08-26 02:59
FPGA
fpga开发
FPGA
之手把手教你做多路信号发生器(STM32与
FPGA
数据互传控制波形生成)
设计代码1.顶层文件代码2.波形生成模块3.ROM例化4.PLL例化5.引脚分配总结博主的念叨博主建了一个技术资源分享的群,开源免费,欢迎进来唠嗑280730348最近趁热打铁做了一个关于STM32与
FPGA
技术小董
·
2023-08-26 01:54
ZYNQ/FPGA实战合集
stm32
fpga开发
嵌入式硬件
ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方
比如ZYNQ纯
FPGA
里面的以太网传输OV5640图像数据,是通过FIFO的方案。还有一种是在网上搜索到的,利用BRAM去缓存数据。
技术小董
·
2023-08-26 01:54
调试遇到的问题合集
fpga开发
【
FPGA
】Quartus18.1的安装以及使用
下载https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html安装一路next建立一个全英文的文件夹,修改安装路径,点击next即可pojie软件在此链接:https://pan.b
像河与海fjx
·
2023-08-26 01:50
FPGA
fpga开发
DDR与PCIe:高性能SoC的双引擎
掌握PCle协议和DDR协议可以有效地提升SoC的设计验证、
FPGA
的设计、亦或是系统级的开发效率。今天移知小编就带大家了解一下高性能SoC的“双引擎”——DD
移知
·
2023-08-25 19:10
学习
IC
pcie
数字后端
计算机竞赛 基于大数据的时间序列股价预测分析与可视化 - lstm
文章目录1前言2时间序列的由来2.1四种模型的名称:3数据预览4理论公式4.1协方差4.2相关系数4.3scikit-learn计算相关性5金融数据的
时序分析
5.1数据概况5.2序列变化情况计算最后1前言优质竞赛项目系列
Mr.D学长
·
2023-08-25 17:37
python
java
FPGA
的秒表设计案例(verilog实现)
秒表设计案例案例1:秒表0案例2:秒表1案例3:秒表2案例1:秒表0实现功能:1位数码管实现0~9计数。实验现象:第1秒:1位数码管显示0,第2秒:1位数码管显示1,第3秒:1位数码管显示2,第4秒:1位数码管显示3,第5秒:1位数码管显示4,第6秒:1位数码管显示5,第7秒:1位数码管显示6,第8秒:1位数码管显示7,第9秒:1位数码管显示8,第10秒:1位数码管显示9,……10s一个周期,重复
Alice的博客
·
2023-08-25 17:35
Verilog
HDL
verilog
基于
FPGA
视频接口之HDMI2.0编/解码
简介为什么要特别说明HDMI的版本,是因为HDMI的版本众多,代表的HDMI速度同样不同,当前版本在HDMI2.1速度达到48Gbps,可以传输4K及以上图像,但我们当前还停留在1080P@60部分,且使用的芯片和硬件结构有很大差别,故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率(HDMI2.0).HDMI硬件连接HDMI的硬件连接,大家估计都知道,电视后面那个,我们用的是H
Eidolon_li
·
2023-08-25 13:16
基于FPGA的视频接口驱动
fpga开发
eth_udp_loop
1ns//////////////////////////////////////////////////////////////////////////Author:EmbedFire//实验平台:野火
FPGA
Knigh7788
·
2023-08-25 02:37
FPGA
以太坊
udp
fpga开发
基于MSP430G2553用Lora进行远程测温
文章目录前言成本一、MPS430软件IARccs:ccs一个工程中使用多个c文件IO口配置时钟串口通信ADC二、硬件DS18B20测温温度模块接线
时序分析
问题三、Lora模块A39C-T400A22D1a
VersionVersion
·
2023-08-25 01:27
生活
单片机
物联网
WaveDrom 时序图编辑器
用思维脑图总结下关键字:自己尝试写的一个寄存器
时序分析
简单示例{signal:[{node:"............"},{node:"............12.3..4...
日出弧
·
2023-08-24 22:03
FPGA
数字IC前端
fpga开发
Xilinx
FPGA
RAM存储资源verilog可综合描述方法
1概述在
FPGA
设计中经常要使用片内RAM资源来缓存数据。对于Xilinx
FPGA
器件,片内存储资源分为块存储BlockRAM和分布式存储DistributedRAM。
MmikerR
·
2023-08-24 19:27
#
verilog
fpga开发
verilog
fpga
xilinx
FPGA
原理与结构——FIFO IP核原理学习
一、FIFO概述1、FIFO的定义FIFO是英文First-In-First-Out的缩写,是一种先入先出的数据缓冲器,与一般的存储器的区别在于没有地址线,使用起来简单,缺点是只能顺序读写数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2、FIFO的作用(1)跨时钟域的数据传输(2)对不同宽度的数据进行位宽转换(3)数据缓存3、FIFO的分
apple_ttt
·
2023-08-24 11:14
FPGA原理与结构
fpga开发
fpga
硬件架构
FIFO
基于VHDL语言的汉明码编码/解码电路设计
在介绍汉明码编码和译码原理的基础上,给出了基于VHDL实现的源程序,通过QuartusⅡ软件进行设计并利用
FPGA
开发板进行验证。
养哈士奇的猫
·
2023-08-24 06:19
FPGA
使用MIG调用SODIMM内存条接口教程,提供vivado工程源码和技术支持
目录1、前言免责声明2、SODIMM内存条简介3、设计思路框架视频输入视频缓存MIG配置调用SODIMM内存条VGA时序视频输出4、vivado工程详解5、上板调试验证6、福利:工程代码的获取1、前言
FPGA
9527华安
·
2023-08-23 12:02
菜鸟FPGA图像处理专题
fpga开发
MIG
SODIMM
内存条
vivado
PCI9054入门1:硬件引脚定义、时序、
FPGA
端驱动源码
文章目录1:PCI9054的
FPGA
侧(local侧引脚定义)2:PCI9054的C模式下的读写时序3:
FPGA
代码部分具体代码:1:PCI9054的
FPGA
侧(local侧引脚定义)而PCI9054的本地总线端的主要管脚信号定义如下表所示
可爱的水酱
·
2023-08-23 12:59
fpga开发
PCI9054\
AM62x GPMC并口如何实现“小数据-低时延,大数据-高带宽”—ARM+
FPGA
低成本通信方案
GPMC是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口,如:(1)
FPGA
器件(2)ADC器件(3)SRAM内存(4)NOR/NAND闪存G
Tronlong创龙
·
2023-08-23 06:25
fpga开发
LSTM学习总结
链接1链接21.原理(1)RNN-循环神经网络1.1背景RNN对序列特性的数据非常有效,可以挖掘数据中时序信息以及语义信息,可以使深度学习模型在解决语音识别、语言模型、机器翻译以及
时序分析
等自然语言处理领域的问题时有所突破
赛马丸子
·
2023-08-23 06:33
lstm
学习
人工智能
PetaLinux安装及使用
Ubuntu17.10参考文件来源:UG1144Introduction/介绍PetaLinuxisanEmbeddedLinuxSystemDevelopmentKitspecificallytargeting
FPGA
-basedSystem-on-Chipdesigns.Thisguidehelpsthereader
HMLAB
·
2023-08-23 05:14
FPGA
-10:设计个简单的cpu(真的简单!)
经过了之前的学习想必各位对verilog应该有了基本的基础那么,接下来,我们就来造cpu吧!我们将写一个简单的单周期cpu该cpu有一下特点:32位架构单周期执行简洁实用32位定长指令有手就行我称之为“ant”内核就跟蚂蚁一样,“功能弱小”,但也什么能干我也特地为该cpu编写了个汇编器包括使用python编写的bin转txt工具连接如下:clickme下载该项目即可得到5个文件cpu.v:ant内
tastynoob
·
2023-08-22 20:43
FPGA
fpga
阿里云FaaS舜天平台:执
FPGA
异构计算之牛耳
一、异构计算ABC简单的介绍几个概念,同道中人可以忽略这一段。云计算取代传统IT基础设施已经基本成为业界共识和不可阻挡的趋势。云计算离不开数据中心,数据中心离不开服务器,而服务器则离不开CPU。当然,世事无绝对,上述三个“离不开”自然是针对当下以及并不久远的未来而言。而异构计算的“异构”指的是“不同于”CPU的指令集。异构计算听起来是一个高大上兼不明觉厉的概念,实际上,我们大致可以用“加速协处理器
weixin_34249678
·
2023-08-22 14:24
数据库
人工智能
数据结构与算法
FPGA
中锁存器(latch)、触发器(flip-flop)以及寄存器(register)详解
文章目录1定义1.1锁存器(latch)1.2触发器(flip-flop)1.3寄存器(register)2比较2.1锁存器(Latch)危害即产生原因2.2寄存器和锁存器的区别2.3锁存器和触发器的区别3结构3.1锁存器基本结构3.2触发器基本结构参考1定义1.1锁存器(latch)锁存器是一种由电平触发的存储单元,为异步电路,数据存储的动作取决于输入信号的电平值,只要输入发生变化,输出即随之发
an-ning
·
2023-08-22 14:53
fpga开发
触发器
锁存器
模拟嵌入式边缘计算卡设计方案:367-XC7Z100 板卡 基于zynq XC7Z100 FMC接口通用计算平台
zynqXC7Z100FMC接口通用计算平台一、板卡概述北京太速科技板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理,XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7的
FPGA
hexiaoyan827
·
2023-08-22 14:52
边缘计算
人工智能
芯片验证板卡设计方案:基于VU440T的多核处理器多输入芯片验证板卡
Figure1.1验证板卡框图二、技术指标1)
FPGA
外接4路FMC-HPC;每个FMC支持GTHx8,LA、HA、HB接口。单组GTH引脚分布不要跨越
FPGA
B
hexiaoyan827
·
2023-08-22 14:51
芯片验证板卡
VU440T板卡
多任务功能验证
芯片验证任务
网络交换芯片验证
加速计算卡学习资料第412篇:基于单XCVU9P+双DSP C6678的双FMC接口 100G光纤传输加速计算卡
基于单XCVU9P+双DSPC6678的双FMC接口100G光纤传输加速计算卡一、板卡概述板卡包括一片Xilinx
FPGA
XCVU9P,两片TI多核DSPTMS320C6678及其控制管理芯片C
FPGA
hexiaoyan827
·
2023-08-22 14:21
2021
光纤传输加速计算卡
加速计算卡
XCVU9P计算卡
FMC接口
加速计算卡
XCVU9P板卡
当数据库遇见
FPGA
:X-DB异构计算如何实现百万级TPS?
阿里妹导读:X-Engine是集团数据库事业部研发的新一代存储引擎,也是新一代分布式数据库X-DB的根基。在线事务处理的数据库存储引擎中,如何有效率的回收多版本的旧数据一直是一个难题,尤其在writeintensive的应用中,事务处理无可避免受到后台任务的干扰(compactionorvacuum),引入异构计算设备来offloading这些任务的想法由来已久,但是真正想要应用起来确有难度。今天
阿里开发者
·
2023-08-22 14:50
db
数据库
图片
基于VU9P+C6678 的 4 路 FMC 接口基带信号处理板(支持 8 路 1G 瞬时带宽 AD+DA)
TES642是一款基于VirtexUltraScale+系列
FPGA
+C6678DSP的基带信号处理平台,该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为浮点算法处理单元,采用
F_white
·
2023-08-22 14:18
软件无线电验证平台
雷达与中频信号处理;
c语言
开发语言
后端
芯片验证板卡设计原理图:446-基于VU440T的多核处理器多输入芯片验证板卡
Figure1.1验证板卡框图二、技术指标1)
FPGA
外接4路FMC-HPC;每个FMC支持GTHx8,LA、HA、HB接口。单组GTH引脚分
hexiaoyan827
·
2023-08-22 14:17
fpga开发
芯片验证任务
多任务功能验证
芯片验证板卡
XCVU440T板卡
SCCB与IIC的异同及
FPGA
实现的注意事项
文章目录前言一、信号线二、SCCB数据传输格式三、SCCB写(与IIC完全一致)四、SCCB读五、SCCB和IIC的区别前言IIC接口有比较广泛的应用,而SCCB(SerialCameraControlBus,串行摄像头控制总线)是由OV(OmniVision的简称)公司定义和发展的三线式串行总线,该总线控制着摄像头大部分的功能,包括图像数据格式、分辨率以及图像处理参数等。主要用于摄像头控制,可以
C.V-Pupil
·
2023-08-22 14:52
FPGA代码分享
fpga开发
缓存
网络
FPGA
和CPU的优势
姓名:谢瑞学号:19011210366转载自:https://mp.weixin.qq.com/s/VXkqXODn2z0oWmdSlOnjlg【嵌牛导读】
FPGA
和CPU在处理数据方面的不同点决定了各自的优势所在
sandman_764a
·
2023-08-22 00:36
分享STM32、
FPGA
、上位机测试开发环境和常用工具
把stm32、
fpga
开发中常用工具和开发环境分享给大家,附带下载链接,可以直接使用在项目工程中,其中包括Vivado17.4、Modelsim10.6d、Keil5、ST_Link驱动、Gvim编辑器
青青豌豆
·
2023-08-21 23:54
fpga开发
stm32
嵌入式硬件
Window10安装ISE14.7闪退
简介相信对于做
FPGA
的同行来说,逃不过Xilinx公司的芯片,而Xilinx公司的芯片又逃不过Spartan6系列,无论Xilinx怎么去强推7系列产品,Spartan6还是有大把的人在用(成本问题)
Eidolon_li
·
2023-08-21 21:35
Spartan6
FPGA
fpga开发
FPGA
_学习_16_IP核_ROM(延迟一拍输出)
在寻找APD最合适的偏压的过程中,一般会用到厂商提供一条曲线,横坐标是温度的变化,纵坐标表示击穿偏压的变化,但每个产品真正的击穿偏压是有差异的。为了能够快速的找到当前温度下真实的击穿偏压,我们可以这样做,我先根据温度,得到厂商提供的击穿偏压。然后再用厂商提供的击穿偏压,减去几伏。我们以此作为寻找真实击穿偏压的起点。以一个固定的步长提升APD的偏压,直到满足我们设定的击穿判断条件。但是呢,在整个这个
江湖上都叫我秋博
·
2023-08-21 21:34
FPGA
fpga开发
学习
[转载]理解
FPGA
中的RAM、ROM和CAM;ROM、RAM、DRAM、SRAM、FLASH
gujunyi6688/1394108/message.aspx#来源2:http://blogold.chinaunix.net/u1/56932/showart_2358885.html目前大多数
FPGA
p是马甲
·
2023-08-21 12:47
嵌入式
操作系统
FPGA
基础知识(面试篇)
1.
FPGA
与CPLD的区别?2.Latch和Register区别?行为描述中Latch如何产生?本质的区别在于:latch是电平触发,reg是边沿触发。时序设计中尽量使用reg触发。
青柠Miya
·
2023-08-21 12:46
FPGA学习
fpga
面试
verilog
FPGA
设计进阶1--Xiline
FPGA
结构(UltraScale)
Reference:xilinx
FPGA
权威设计指南1.UltraScale结构特点UltraScale结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管,甚至更高的技术,同时还能够从单芯片扩展到
被选召的孩子
·
2023-08-21 12:16
FPGA
fpga开发
[
FPGA
IP系列]
FPGA
常用存储资源大全(RAM、ROM、CAM、SRAM、DRAM、FLASH)
本文主要介绍
FPGA
中常用的RAM、ROM、CAM、SRAM、DRAM、FLASH等资源。
FPGA狂飙
·
2023-08-21 12:14
FPGA
IP
fpga开发
fpga
vivado
verilog
xilinx
对与2018年这一年的学习的总结
从年初的辞职,到回家的一个多月的
FPGA
学习,再到西安求职无果,再到上海求职遭拒,再到说走就走的北京。。经历的好多,刚开始的时候,我觉得这真的经历了好多,后来想想也就那个样了。
Ryzen_32b0
·
2023-08-21 08:33
上一页
54
55
56
57
58
59
60
61
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他