E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA板卡
Simulink HDL Coder
FPGA
初级开发实践(一) LED呼吸灯
前言:本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给
肆拾伍
·
2024-01-05 23:10
FPGA
#
HDL
Coder
linux
运维
centos
Simulink HDL Coder
FPGA
初级开发实践(二) LED流水灯
前言:本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给
肆拾伍
·
2024-01-05 23:10
FPGA
#
HDL
Coder
simulink
hdl
coder
★教程4:
FPGA
/MATLAB/Simulink联合应用开发入门与进阶X例——目录
更全面的介绍
FPGA
,MATLAB,Simul
fpga和matlab
·
2024-01-05 23:39
matlab
FPGA
simulink
联合应用开发
★教程4:
FPGA
/MATLAB/Simulink联合应用开发入门与进阶X例——前言
从事MATLAB算法仿真工作15年,从事
FPGA
系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab
·
2024-01-05 23:38
matlab
simulink
fpga
联合开发
【INTEL(ALTERA)】Nios V 处理器 英特尔
FPGA
IP 在执行 IP 升级时遇到错误 (20327)?
说明在运行Nios®V处理器英特尔®
FPGA
IP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时,英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架
·
2024-01-05 21:54
INTEL(ALTERA)
FPGA
fpga开发
Nios
V
Xilinx(AMD) vivado软件IP核及license许可文件简介
1概述Vivado软件作为Xilinx(AMD)
FPGA
器件重要的开发设计软件,包含了功能丰富IP核。
MmikerR
·
2024-01-05 16:42
FPGA
fpga开发
fpga
vivado
IP核
license
xilinx
FPGA
查找表的用途和内部功能
翻译自LUTs
FPGA
及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1:输入变量的数量等于LUT输入的数量情况2:输入变量的数量大于LUT输入的数量情况3:输入变量的数量小于LUT输入的数量
疯狂的泰码君
·
2024-01-05 11:09
FPGA
fpga开发
FPGA
- 240102 -
FPGA
期末速成
TAG-
FPGA
、期末、速成
FPGA
、期末、速成
FPGA
、期末、速成//–习题1–//CPLD(ComplexProgrammableLogicDevice)是ComplexPLD的简称,一种较PLD为复杂的逻辑元件
乐意奥AI
·
2024-01-05 11:05
FPGA
fpga
基于 Makefile 的
FPGA
构建系统
文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177
·
2024-01-05 11:34
fpga开发
疑难案例分析1:emmc模式无法启动,而且上电几秒内,复位键不起作用
2.原理图分析经过审查原理图,
板卡
的上电顺序为PSAUX->P
王师傅MasterWang
·
2024-01-05 09:38
Xilinx软件开发
-Master
Wang
fpga开发
xilinx
mpsoc
zynq
Quartus II 13.1的安装及使用
FPGA
开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave
lbaihao
·
2024-01-05 09:05
verilog
c语言
FPGA
高端项目:6G-SDI 视频编解码,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安
·
2024-01-05 06:14
FPGA编解码SDI视频专题
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
视频编解码
6G-SDI
SDI
GTX
FPGA
高端项目:纯verilog的 UDP 协议栈,提供11套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安
·
2024-01-05 06:13
菜鸟FPGA以太网专题
fpga开发
udp
verilog
网络通信
FPGA
高端项目:纯verilog的 10G-UDP 高速协议栈,提供7套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安
·
2024-01-05 06:09
菜鸟FPGA以太网专题
FPGA
GT
高速接口
fpga开发
udp
网络协议
高速接口
嵌牛3
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩
·
2024-01-05 03:06
【ZYNQ】教你用 Vivado HLS 快速设计一个 IP
Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的
FPGA
进行编程,从而提高抽象的层级,大大减少了使用传统RTL描述进行
FPGA
开发所需的时间。
Hello阿尔法
·
2024-01-04 23:21
ZYNQ7000
fpga开发
HLS
PCI Verilog IP 设计
设计目的是为了提供基于源码的PCIIP,这样硬件就不必受限于某一个
FPGA
型号,也方便ASIC迁移。
Hello-FPGA
·
2024-01-04 19:15
fpga开发
单片机
嵌入式硬件
XILINX_IP核_DMA
directmemoryassess直接内存访问,不在cpu干预的模式下完成数据的交互,节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分,如ZYNQ系列的
板卡
中包含
victor-f
·
2024-01-04 19:15
fpga开发
xilinx dma 程序
XilinxDMA程序是一个为Xilinx器件(如
FPGA
)开发的数据传输程序。
金刚廉神兽
·
2024-01-04 19:15
fpga开发
ZYNQ 核心板 底板 开源啦!
Hello-
FPGA
ZYNQ设计开源啦!
Hello-FPGA
·
2024-01-04 19:15
fpga开发
Hello-
FPGA
CoaXPress 2.0
FPGA
HOST IP Core PCIe Demo User Manual
目录1说明42设备连接73VIVADO
FPGA
工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA
·
2024-01-04 19:45
fpga开发
CoaXPress HOST IP Core Microblaze Standalone Demo
目录Hello-
FPGA
CoaXPress2.0Host
FPGA
IPCoreDemo41说明42设备连接53VIVADO
FPGA
工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA
·
2024-01-04 19:45
fpga开发
CoaXPress 2.0
FPGA
4 Channel Host and Device FMC Card User Manual
Hello-
FPGA
CoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA
·
2024-01-04 19:44
fpga开发
驱动开发
硬件架构
【Xilinx DMA】Xilinx
FPGA
DMA介绍
DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下,完成对内存的存取。在PS和PL两端都有DMA,其中PS端的是硬核DMA,而PL端的是软核DMA。如何选用这两个DMA呢?如果从PS端的内存DDR3到I/O、DDR3、OCM,少量的数据传输就用PS端的DMA;而对于大量数据的搬运,内存DDR3到PL的软核AXIDMA,并且用HP接口以达到高速传输的效果,但是其缺
Linest-5
·
2024-01-04 19:44
FPGA
fpga开发
硬件工程
嵌入式硬件
硬件架构
Xilinx DMA的几种方式与架构
DMA是directmemoryaccess,在
FPGA
系统中,常用的几种DMA需求:1、在PL内部无PS(CPU这里统一称为PS)持续干预搬移数据,常见的接口形态为AXIS与AXI,AXI与AXI;2
Hello-FPGA
·
2024-01-04 19:13
fpga开发
Intel MediaSDK
硬件加速是指通过显卡,
FPGA
等硬件进行视频编解码,由于硬件有专门优化,所以性能高,能耗低,非硬件加速编解码是指通过CPU进行视频编解码,性能就没那么高(虽然有相关CPU指令优化),由于视频编解码计算量很大
gykimo
·
2024-01-04 15:45
新全国产迅为龙芯 3A6000 处理器
板卡
11月28日,“2023龙芯产品发布暨用户大会”在北京举行,迅为作为龙芯重要合作伙伴受邀参加,在整机产品发布仪式上,展示了基于龙芯3A6000处理器的全国产安全型工控计算机。龙芯3A6000处理器完全自主设计、性能优异,代表了我国自主桌面CPU设计领域的最新里程碑成果。龙芯3A6000处理器的推出,说明国产CPU在自主可控程度和产品性能上已双双达到新高度,也证明了国内有能力在自研CPU架构上做出一
mucheni
·
2024-01-04 12:12
龙芯3A6000
Synplify定义全局变量
GUI:option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdef
FPGA
那在CompilerDirectives处填写
FPGA
=1即可如果有多个
Jade-YYS
·
2024-01-04 11:20
fpga开发
Vivado link synplify edf 和 xilinx ip或者原语
/XX.edif添加IPlink_design-topXX-partXXwrite_checkpointlinked.dcp-part指的是
FPGA
器件-top指的是顶层的名字,乱填会报错read_edif
Jade-YYS
·
2024-01-04 11:18
fpga开发
【INTEL(ALTERA)】Agilex7 M 系列动态重配置
FPGA
IP接口 PHY Lite 无法校准
说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题,当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列
FPGA
中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架
·
2024-01-04 08:19
INTEL(ALTERA)
FPGA
fpga开发
【INTEL(ALTERA)】Arria V
FPGA
GPIO 引脚上的内部箝位二极管是否始终处于活动状态?
说明当设备未通电或未配置设备时,英特尔®Arria®V
FPGA
GPIO引脚上的内部箝位二极管是否处于活动状态?
神仙约架
·
2024-01-04 08:11
INTEL(ALTERA)
FPGA
fpga开发
STM32 HAL库定时器触发DMA并口数据传输
代码目的:STM32与
FPGA
通讯,通过8位并口线进行通讯,16byte的数据在10us之内通过8位并口数据线传给
FPGA
,
FPGA
读取该数据。
make no noise
·
2024-01-04 08:35
STM32学习
stm32
fpga开发
嵌入式硬件
FPGA
万花筒之(十七):基于
FPGA
的卷积神经网络实现之池化模块、全连接模块与输出
姓名:张俸玺学号:20012100022学院:竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/1070845889【嵌牛导读】
FPGA
张俸玺20012100022
·
2024-01-04 05:01
CAPL入门到精通之CAPL Functions(四) 下 - 字符串函数实例
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:07
CANOE
CAPL
功能测试
测试工具
汽车
车载系统
信息与通信
CAPL入门到精通之CAPL Functions(三) 上 - File读写文件基本函数
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:37
测试工具
汽车
信息与通信
车载系统
编辑器
CAPL入门到精通之CAPL Functions(三) 下 - 读写文件实例解析hex文件
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:37
开发语言
测试工具
汽车
信息与通信
车载系统
CAPL入门到精通之CAPL Functions(二)
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:37
编辑器
测试工具
汽车
车载系统
信息与通信
测试用例
Vector CANoe VT System系列
板卡
介绍,详细配置、使用、panel、CAPL脚本编写,保姆级教程
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANOEVT7001A
diagCar
·
2024-01-04 00:06
CANOE之VT
System
信息与通信
测试工具
汽车
车载系统
功能测试
CAPL入门到精通之基本功能介绍(一)
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:06
测试工具
汽车
信息与通信
车载系统
编辑器
CAPL入门到精通之CAPL Functions(一)
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:06
测试工具
汽车
车载系统
信息与通信
编辑器
Vector CANOE VT7001A配置详解
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:05
CANOE之VT
System
测试工具
汽车
车载系统
信息与通信
功能测试
Vector CANOE VT2004A配置详解
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:35
CANOE之VT
System
测试工具
汽车
fpga开发
信息与通信
车载系统
功能测试
CAPL入门到精通之CAPL Functions(四) 上 - 字符串函数介绍(部分)
VectorCANoeCAPL系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列
板卡
文章导览,下面链接可直接跳转VectorCANoeVTsystem
diagCar
·
2024-01-04 00:03
开发语言
汽车
车载系统
功能测试
信息与通信
CANOE
CAPL
何凯明:Single Image Haze Removal Using Dark Channel Prior
参考:19_基于暗通道先验的图像去雾算法(原理)_大磊
FPGA
图像处理_哔哩哔哩_bilibili参考:走出寂静岭!
mytzs123
·
2024-01-04 00:31
图像增强
人工智能
计算机视觉
IC职场说——入职4个月数字IC前端设计师兄感受(篇一)
做IC这个岗位的感受我在校期间是做
FPGA
开发的,工作后做的是数字IC前端,很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身,可能会一些
FPGA
经验或者只会用Veri
数字积木
·
2024-01-03 23:37
算法
python
java
人工智能
编程语言
数字IC入门基础(汇总篇)
文章目录数字IC设计流程
FPGA
设计流程组合与时序综合速度优化与面积优化同步通信(有没有同步时钟)与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路
IC学习者
·
2024-01-03 23:04
数字IC
数字IC
【
FPGA
入门】第八篇、
FPGA
驱动VGA实现动态图像移动
目录第一部分、实现效果第二部分、动态VGA显示的原理1、将动态显示的区域提前进行赋值2、图像块的移动是每张图片叠加后的效果3、如何实现图像块位置的改变第三部分、系统结构和驱动波形1、系统的Top-down结构2、图像块移动的驱动波形第四部分、代码1、同步信号驱动vga_driver.v2、方块移动和rgb输出模块rgb.out.v3、顶层模块top_vga_move.v第五部分、总结1、关于显示的
大屁桃
·
2024-01-03 20:17
FPGA的学习之旅
fpga开发
FPGA
LCD1602驱动代码 (已验证)
一.需求解读1.需求在液晶屏第一行显示“HELLO
FPGA
1234!”2.知识背景1602液晶也叫1602字符型液晶,它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LEEE@FPGA
·
2024-01-03 19:23
FPGA学习记录
fpga开发
机房工程的施工细节及注意事项!
01细节施工图说明1、机柜安装2、机柜机顶加固防震3、机柜内设备安装4、设备
板卡
及标签5、语音设备及电缆标签6、光纤7、蓄电池8、电源线9、综合机柜类10、设备接地02注意事项1、在机房做独立的接地引下线到大楼的综合接地点
柏睿网络
·
2024-01-03 17:15
网络
【
FPGA
/verilog -入门学习16】
fpga
状态机实现
需求:用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据(每个时钟周期输入1bit),当检测到一串“101100”的输入数据时,产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后,输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代
·
2024-01-03 17:06
verilog
&FPGA
fpga开发
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他