HDL——FPGA 第50页

FPGA实现 TCP/IP 协议栈纯VHDL代码编写提供数据回环工程源码和技术支持

目录1、前言版本更新说明免责声明2、我这里已有的以太网方案3、该TCP/IP协议栈性能常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块

9527华安·2023-09-27 07:16

FPGA千兆网 UDP 网络视频传输，基于RTL8211 PHY实现，提供工程和QT上位机源码加技术支持

UDP协议栈数据缓冲IP地址、端口号的修改TriModeEthernetMAC介绍以及移植注意事项RTL8211PHYQT上位机和源码4、vivado工程详解5、工程移植说明vivado版本不一致处理FPGA

9527华安·2023-09-27 07:16

FPGA 图像缩放千兆网 UDP 网络视频传输，基于RTL8211 PHY实现，提供工程和QT上位机源码加技术支持

9527华安·2023-09-27 07:14

【PCIE703】基于华为海思ARM的8路SDI高清视频图像处理平台（KU060+HI3531D）

PCIE703是我司自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台，该平台采用Xilinx的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。

北京青翼科技·2023-09-27 00:30

FPGA GTX aurora 8b/10b编解码 PCIE 板对板视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、第1套vivado工程详解6、第2

9527华安·2023-09-26 19:23

FPGA GTX aurora 8b/10b编解码 PCIE 视频传输，提供2套工程源码加QT上位机源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存XDMA及其中断模式的使用QT上位机及其源码5、vivado工程1-->2路SFP

9527华安·2023-09-26 19:23

高端Zynq ultrascale+使用GTH回环测试提供2套工程源码和技术支持

这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利：工程代码的获取1、前言Xilinx系列FPGA内置高速串行收发器

9527华安·2023-09-26 19:52

【vivado PG学习】1 PG168：7 Series FPGAs Transceivers官方配置方法学习笔记

目录1概览1.4不支持的功能2产品说明3用IP核进行设计3.1通用设计向导3.2时钟3.3复位4设计流程4.1生成IP核4.2约束IP核5例程5.3例程文件结构介绍：The7seriesFPGAsTransceiversWizardLogiCORE

lu-ming.xyz·2023-09-26 19:22

Xilinx FPGA 7系列 GTX/GTH Transceivers (5）-- Aurora 8b10b 信号传输实战--小试牛刀

第一节：XilinxFPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节：IBERTGTX--通过IbertIP测试链路通信第三节：aurora8b10bsinglelane4byte

LEEE@FPGA·2023-09-26 19:51

【【萌新的FPGA学习之呼吸灯实验】】

萌新的FPGA学习之呼吸灯实验呼吸灯最早由苹果公司发明并应用于笔记本睡眠提示上，其一经展出，立刻吸引众多科技厂商争相效仿，并广泛用于各种电子产品中，尤其是智能手机。

ZxsLoves·2023-09-26 11:24

【【萌新的FPGA学习之触摸屏控制LED实验】】

萌新的FPGA学习之触摸屏控制LED实验触摸屏控制LED实验触摸按键主要可分为四大类：电阻式、电容式、红外感应式以及表面声波式。根据其属性的不同，每种触摸按键都有其合适的使用领域。

ZxsLoves·2023-09-26 11:54

【【萌新的SOC学习之绪论】】

Vitis可以采用C、C++或Python开发以嵌入式处理器为核心的嵌入式系统，可实现在Xilinx异构平台（包括FPGA、So

ZxsLoves·2023-09-26 11:50

基于FPGA的图像坏点像素修复算法实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2023/07/31//DesignName://ModuleName:sobel//P

简简单单做算法·2023-09-26 06:54

【高云FPGA系列教程（11）：MultiButton按键驱动模块移植】

文章目录1.MultiButton简介2.MultiButton代码获取3.MultiButton移植4.测试与运行本文是高云FPGA系列教程的第11篇文章。

whik1194·2023-09-26 06:44

Verilog设计实例（7）基于Verilog的数字电子钟设计

个人微信公众号：FPGALAB个人博客首页正文设计要求基于模块化的设计思想，采用VerilogHDL语言设计一个能进行时、分、秒计时的二十四小时制的数字电子钟，并具有整点报时功能。

Reborn_Lee·2023-09-26 05:12

基于ARM+FPGA的ISA总线／MMи总线接口转换设计在轨道交通的应用

本文以FPGA为核心，设计了ISA总线／MMи总线

深圳信迈科技DSP+ARM+FPGA·2023-09-26 05:17

Aurora ip核的使用详解

Auroraip核的使用详解前言近期完成了Aurora的光纤传输的单板验证，以及在集成其他模块完成数据从FPGA上通过PCIE传到上位机，对该IP核的使用有一定的了解，在此用自己的经验以简洁的语言分享给大家一些要点

qq_43599976·2023-09-26 03:26

Xilinx FPGA 7系列 GTX/GTH Transceivers (3） Aurora 8b10b

第一节：XilinxFPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节：IBERTGTX--通过IbertIP测试链路通信学习官方历程aurora8b10bsinglelane4byte1

LEEE@FPGA·2023-09-26 03:25

Xilinx FPGA 7系列 GTX/GTH Transceivers (4） Aurora 8b10b 递增数收发验证

第一节：XilinxFPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节：IBERTGTX--通过IbertIP测试链路通信第三节：aurora8b10bsinglelane4byte

LEEE@FPGA·2023-09-26 03:55

FPGA到底是什么？

首先只是凭自己浅略的了解，FPGA好像也是涉及到了开发板，单片机之类的东西，和嵌入式十分相似，但是比嵌入式更高级的东西。

The Kite·2023-09-26 00:14

基于FPGA的自动白平衡算法实现

1概述在机器视觉中，白平衡（WhiteBalance）是很多彩色成像设备的必备功能。白平衡按照校准方式可分为自动白平衡和手动白平衡。首先，白平衡的提出是由于不同环境下不同的光源具有不同的色温，即不同的光谱分布。也就是说在不同光源的光照条件下彩色图像传感器所拍摄的“白色”在人眼看来是不同的。这是由于传感器的光谱响应特性是固定的，在不同色温下会产生色偏。而人眼具有颜色恒常性，可以避免光源变化带来的颜色

MmikerR·2023-09-25 23:46

三.EtherCAT开发之 ethercat概况

主站实现只需要一张普通的网卡，从站需专用的从站控制芯片，如：ET1100、ET1200、FPGA等。EtherCA

悟空胆好小·2023-09-25 22:55

友思特干货｜如何克服边缘视觉的带宽限制？

开放的FPGA支持快速算法开发。友思特GidelFantoVision40小型计算机是我们的杰作。这款产品连接多相机实现高效图像采集和处理

友思特智能感知·2023-09-25 18:54

FPGA接收串口数据并通过LCD1602显示

一、前言在学习《FPGA设计与VerilogHDL实现》第九章内容Verilog驱动常用I/O外设时，书中有一个驱动LCD1602的例程，但其是通过状态机显示固定的几个字符。

m0_51294753·2023-09-25 18:02

FPGA project ： rom_vga_jump

只有vga_pix模块代码与rom_vga不同，所以只上传了这个模块的代码与仿真代码。//#defineBLACK0x0000//黑色//#defineNAVY0x000F//深蓝色//#defineDGREEN0x03E0//深绿色//#defineDCYAN0x03EF//深青色//#defineMAROON0x7800//深红色//#definePURPLE0x780F//紫色//#defi

warrior_L_2023·2023-09-25 14:17

【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板

PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现各个接口之间的互联。

北京青翼科技·2023-09-25 14:15

人类全基因组分析提速10倍的背后：TCS服务垂直行业的探索

腾讯云开发者·2023-09-25 10:24

JTAG调试原理

现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

安然无忧·2023-09-25 09:22

DSP no boot模式启动调试

1JTAG调试ARM/DSP/FPGA芯片简介在CPU外围，处理器内部包含了JTAG的硬件实现，并且向外界提供接口，即TMS、TCK、TDI、TDO四个引脚。

深圳信迈科技DSP+ARM+FPGA·2023-09-25 09:21

Xilinx FPGA开发实用经验学习（二）

1、JTAG电路的原理与设计先说一下JTAG（JointTestActionGroup)。标准的JTAG接口是4线接口，TMS、TCK、TDI以及TDO，分别为模式选择、时钟、数据输入以及输出信号线。JTAG电路的功能模块如下图所示：JTAG接口常用于实现ISP（In-SystemProgrammable），对Flash等器件进行编程。JTAG边界扫描电路又称为BoundarySeanTest（B

海绵笨笨·2023-09-25 09:51

调血脂药与抗动脉粥样硬化药（四）

能降低血浆TG,VLDL-C,TC,LDL-C;能升高HDL-C。但是各种贝特类的

王大永·2023-09-25 09:21

Verilog开源项目——百兆以太网交换机（一）架构设计与Feature定义

禁止转载博主主页：王_嘻嘻的CSDN主页全新原创以太网交换机项目，Blog内容将聚焦整体架构、模块设计方面；更新周期可能会略慢，希望朋友们多多包涵关注本专题的朋友们可以学习到原创交换机设计的全流程，包括设计与验证（FPGA

王_嘻嘻·2023-09-25 08:21

从零开始 verilog 以太网交换机（六）帧处理单元设计与实现

帧处理单元设计与实现声明：博主主页：王_嘻嘻的CSDN主页从零开始verilog以太网交换机系列专栏：点击这里未经作者允许，禁止转载，侵权必删关注本专题的朋友们可以收获一个经典交换机设计的全流程，包括设计与验证（FPGA

王_嘻嘻·2023-09-25 08:50

从零开始 verilog 以太网交换机（七）总结与展望

总结与展望声明：博主主页：王_嘻嘻的CSDN主页从零开始verilog以太网交换机系列专栏：点击这里未经作者允许，禁止转载，侵权必删关注本专题的朋友们可以收获一个经典交换机设计的全流程，包括设计与验证（FPGA

王_嘻嘻·2023-09-25 08:50

Verilog开源项目——百兆以太网交换机（二）AES加解密模块设计

禁止转载博主主页：王_嘻嘻的CSDN主页全新原创以太网交换机项目，Blog内容将聚焦整体架构、模块设计方面；更新周期可能会略慢，希望朋友们多多包涵关注本专题的朋友们可以学习到原创交换机设计的全流程，包括设计与验证（FPGA

王_嘻嘻·2023-09-25 08:49

FPGA中Block RAM和分布式RAM的区别？分别适用的场景是什么？

FPGA中BlockRAM和分布式RAM的区别？分别适用的场景是什么？

SincX·2023-09-24 23:06

基于FPGA双路GMSL接收

功能概述产品版主要功能为接收两路GMSL图像（解码芯片MAX96706），并将两路图像通过Xilinx公司生产的FPGA芯片，转换为RJ45接口的网络数据（满足标准UDP协议），且能通过一路HDMI输出

Eidolon_li·2023-09-24 21:46

360环视辅助驾驶硬件系统方案---OV2715+DS90UB913+DS90UB914+FPGA

1、前置摄像头高级驾驶员辅助系统中的摄像头系统可以分析视频内容，以便提供车道偏离警告（LDW）、自动车道保持辅助（LKA）、远光灯/近光灯控制和交通标志识别（TSR）。在前视黑白摄像头中，图像传感器会向配备DSP扩展的双核MCU提供传入视频帧，以进行图像处理。其他系统要求包括提供适当的物理通信接口、电源、可选的DRAM以及可降低系统成本的嵌入式闪存。2、后置摄像头智能后视摄像头可在本地对视频内容进

打怪升级ing·2023-09-24 21:46

基于FPGA的RS232串口收发系统开发

up目录一、理论基础二、核心程序一、理论基础数据传输方式指的是通过某种方式建立一个数据传输通道将数据信号在其中传输，它是数据通信的基础。数据的传输方式分为并行传输和串行传输，在串行传输中又分为异步传输和同步传输。按照电路的传输能力，可以分为单工、半双工、全双工传输。1并行传输与串行传输并行传输指的是数据以成组的方式，在多条并行信道上同时进行传输。常用的是将构成一个字符的几位二进制码同时分别在几个并

fpga和matlab·2023-09-24 21:45

基于FPGA实现FPDLINK III

功能概述本模块主要包含FPDLINKIII/CML收发信号与HDMI/SDI/USB信号、千兆网络信号，支持客户按照按照指定功能定制当前默认功能为FPDLINKIII/CML转为HDMI/SDI/UVC信号性能参数名称描述供电接口DC12VFPDLINKRXGM8914FPDLINKTXGM8913千兆网口RJ45千兆网络（UDP-超六类网线最佳）扩展接口HDMI标准HDMI接口SDIMMCX连接

Eidolon_li·2023-09-24 21:14

嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）

嵌入式开发Verilog教程（三）——VerilogHDL基本语法汇总（上）前言一、简单的VerilogHDL模块1.1VerilogHDL程序简单模块1.2VerilogHDL程序模块结构1.3VerilogHDL程序模块端口定义1.4VerilogHDL程序模块内容二、VerilogHDL的数据类型及其常量、变量2.1常量2.1.1数字2.1.2参数（Parameter）型2.2变量2.2.1

嵌入式技术·2023-09-24 20:51

基于FPGA的定时提醒装置Verilog

名称：基于FPGA的定时提醒装置Verilog软件：Quartus语言：Verilog要求：（1）拨动开关K1（扩展要求按下S1键后），七段数码管开始从3倒计时，每秒计数减1，当减到0时，保持0显示，同时红灯闪烁

蟹代码丫·2023-09-24 14:48

FPGA：卷积编码及维特比译码仿真

FPGA：卷积编码及维特比译码仿真本篇记录一下在FPGA中完成卷积编码和维特比译码的过程，通过代码解释编码的过程和译码的过程，便于理解，同时也方便移植到其他工程中。

一支绝命钩·2023-09-24 11:35

有限状态机和可综合风格的Verilog HDL

有限状态机有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。（这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机究竟转向哪一状态只决于当前状态。）Mealy状态机：时序逻辑的输出不仅取决于当

逝年！但知行好事，莫要问前程。·2023-09-24 10:44

Verilog HDL数字设计与综合（一）Verilog基础知识，重要设计流程及设计思路

层次建模的概念设计方法学对应有两种设计方法：自底向上的设计方法和自顶向下的设计方法对于自顶向下而言我们首先定义顶层功能块，进而分析需要哪些构成顶层模块的必要的子模块，然后进一步对各个子模块进行分解，直至达到无法进一步分解的底层功能块对自底向上的设计方法我们首先对现有的功能块进行分析，然后使用这些模块来搭建规模大一些的功能块，如此继续直至顶层模块。模块Verilog使用模块（module）的概念来代

格桑蓝莲·2023-09-24 10:44

可综合风格的Verilog HDL模块实例

可综合风格的VerilogHDL模块实例：1.组合逻辑电路设计实例[例1]八位带进位端的加法器的设计实例（利用简单的算法描述）moduleadder_8(cout,sum,a,b,cin);outputcout;output[7:0]sum;inputcin;input[7:0]a,b;assign{cout,sum}=a+b+cin;//位拼接endmodule[例2]指令译码电路的设计实例（利

逝年！但知行好事，莫要问前程。·2023-09-24 10:14

Verilog 不同编码风格对综合电路的影响

文章目录示例#1示例#2示例#3Verilog是一种硬件描述语言（HDL），用于设计数字电路和系统。统一、良好的代码编写风格，可以提高代码的可维护性和可读性。

whik1194·2023-09-24 10:43

基于FPGA的图像直方图统计实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1、图像数据传输4.2、直方图统计算法4.3、时序控制和电路设计5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns/1psmoduletest_image;regi_clk;regi_rst;regi_ready;re

简简单单做算法·2023-09-24 06:02

FPGA——WS2812B彩灯点亮

文章目录前言一、WS2812B手册分析原理1.1主要特点1.2器件图1.3接口1.4输入码型1.5归零码（RZ）和非归零码(NRZ)（拓展）1.6级联输出1.7输入数据格式二、FPGA点亮彩灯2.1代码三

漠影zy·2023-09-24 06:25

FPGA——基础知识合集

文章目录前言1、简述触发器与锁存器的区别2、简述if-else语句和case语句的区别3、相对ARM、DSP等处理器，谈谈FPGA具有哪些优势4、简述Verilog语句中阻塞赋值与非阻塞赋值的含义与区别

漠影zy·2023-09-24 06:55

推荐频道

HDL——FPGA

FPGA实现 TCP/IP 协议栈 纯VHDL代码编写 提供数据回环工程源码和技术支持