m基于FPGA的FOC控制器verilog实现,包括CLARK,PARK,PID及SVPWM,含testbench
目录1.算法仿真效果2.算法涉及理论知识概要3.MATLAB核心程序4.完整算法代码文件1.算法仿真效果QuartusII12.1(64-Bit)ModelSim-Altera6.6dStarterEdition仿真结果如下:2.算法涉及理论知识概要整个系统的结构如下所示:1、采集到两相电流2、经过clarke变换后得到两轴正交电流量,3、经过旋转变换后得到正交的电流量Id、Iq,其中Iq与转矩有