Vhdl

FPGA解码2.7K分辨率4line MIPI视频 OV4689采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:13

FPGA纯vhdl实现MIPI CSI2 RX 4K视频解码输出，OV13850采集，提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、纯Vhdl方案解码MIPI4、vivado工程介绍5、上板调试验证6、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是
9527华安·2023-04-04 05:42

FPGA解码4line MIPI视频 IMX291/IMX290摄像头采集 提供工程源码和技术支持

目录1、前言2、Xilinx官方主推的MIPI解码方案3、我已有的MIPI解码方案4、纯Vhdl代码解码MIPI5、vivado工程介绍6、上板调试验证7、福利：工程代码的获取1、前言FPGA图像采集领域目前协议最复杂
9527华安·2023-04-04 05:20

FPGA用2-4译码器元件实现4-16译码器

原理图如上知道原理图代码也就ok了需要两个vhdl文件一个是main文件也就是主输入输出另一个是元件vhdl实现部分输入输出在这里指2-4译码器由于之前写的奇偶判别器没有改实体名这点可以忽略主程序如下entityjiouisport
牛郎恋刘娘，刘娘念牛郎·2023-03-31 05:42

xilinx FPGA usb模块的使用（VHDL）

200t的开发板，其中自带一个usb2.0模块，然后根据他的基于slavefifo的fpga数据回环实验改编，主要是小梅哥的例程是基于verilog的，以及是自己编写的一个fifo模块，然后我改成了基于vhdl
坚持每天写程序·2023-03-30 20:30

AUDIO PROCESSING ON DE1 VHDL设计+报告

FPGA结构，基于VHDL的数字设计，以及FPGA平台的工业标准设计工具。熟悉并提高基于FPGA的设计流程：12345。此外，你将学习和研究I2c协议和fir的数字实现。
QQ_778132974·2023-03-29 16:17

FPGA打砖块游戏设计（有上板照片）VHDL

这是一款经典打砖块游戏，我们的努力让它更精致更好玩，我们将它取名为打砖块游戏（Flyball），以下是该系统的一些基本功能：画面简约而经典，色彩绚丽而活泼，动画流畅玩家顺序挑战3个不同难度的级别，趣味十足计分功能，卡通字母数字4条生命值，由生命条显示游戏结束画面，缓缓浮起与缤纷刷色的特效四键操作，可复位，可暂停，高灵敏96块砖拼出可爱的“囧”字，方便更改碰挡板非镜面反射初始启动，
QQ_778132974·2023-03-29 16:46

基于FPGA的电梯控制器设计（任意楼层）

编程语言verilog/VHDL系统功能架构框图：状态机流程图：代码的顶层模块：//定义变量inputclk_in;inputreset;<
QQ_778132974·2023-03-29 16:16

FPGA基础知识极简教程（9）七段数码管显示的Verilog简单设计

在VHDL和Verilog中可以轻松完成将二进制文件转换为兼容七段显示器的代码。有许多应用程序可能需要使用一个或多个八段显示器，例如：闹钟秒表按钮
Reborn_Lee·2023-03-26 23:01

Xilinx ISE系列教程（6）：ModelSim联合仿真

XilinxISE开发环境集成有iSim仿真工具，我们通常使用另一款专业的仿真工具——ModelSim，它支持Windows和Linux系统，支持Verilog和VHDL混合仿真，编译、仿真速度业界最快
whik1194·2023-03-23 20:23

新产品

GenomeproteomeefficientsynthesizableVHDLVerilogLinkforModelSimcosimulationbidirectionalModelTechnolgy'sModelSimlinearization
qpc411074777·2023-03-23 20:27

FPGA开发和IC开发如何选

最近看好多人在纠结做FPGA开发和是IC开发，个人根据了解总结了一下FPGA开发和IC开发在工作上的相同点和不同点：1、相同点：1）都要编写代码开发设计说明；2）使用verilog（现在VHDL应该很少了
FPGA自学笔记分享·2023-03-23 18:15

数字IC前端设计怎么学？薪资前景好吗？

数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
IC修真院·2023-03-23 18:43

HDL逻辑推断

高层次描述语言（HDL）如VHDL和Verilog是综合的前端。HDL设计允许用工艺无关的方式来表示。然而，不是所有的HDL结构都能被综合，不仅如此，也不是所有的HDL代码都能综合成想要的结果。
我喜欢唱跳rap打篮球·2023-03-21 11:25

基于vivado（语言Verilog）的FPGA学习（1）——了解viviado面板和编译过程

（虽然当时还用的阿特尔（现被英特尔收购）的quartusⅡ工具，用的还是简单的VHDL和大
小草莓爸爸·2023-03-17 16:15

verilog语言实现四位比较器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-03-16 14:08

VHDL VGA 时钟处理 转盘形式 源代码

此代码适用于黑金开发板，其他的自行尝试吧libraryieee;useieee.std_logic_1164.all;entityvga_displayisport(rst_n:instd_logic;clk:instd_logic;right_a:instd_logic;left_a:instd_logic;up_a:instd_logic;down_a:instd_logic;xpos:ini
han23762376·2023-03-14 13:21

verlilog语言实现四路数据选择器

VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司开发。两种HDL均为IEE
d36a3fd5b3e4·2023-03-14 02:11

VCS仿真VHDL VERILOG混合脚本

IC小白有感于第一次参与的流片工程，总结了一下参与过程中的Makefile配置，以及一些环境配置，希望能够帮助到大家；首先VCS要进行VHDL和VERILOG的混合仿真，在进行仿真VHDL时要配置synopsys_sim.setup
Brad.Ji·2023-03-11 19:07

FPGA的学习历程-入门篇

FPGA的学习主要分为以下几个方面：1、编程语言目前主流的编程语言主要是Verilog和VHDL，Verilog语法风格更像C语言，VHDL语法更为简单一点，相比较而言，Verilog属于RTL（寄存器传输语言
米小杰DIY·2023-02-05 08:05

Quartus 18.1 安装教程及 HLS 开发流程步骤

1.2HLS与VHDL/Verilog有什么关系?
上班摸不了鱼·2023-02-02 13:59

FPGA是什么？

FPGA背景简介以硬件描述语言（Verilog或VHDL（超高速硬件描述语言））所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。
无名之辈W·2023-02-02 10:22

LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解

2、其中，中间层驱动和上位机PC端一般都可以使用C语言或者LabVIEW进行开发，但是下位机FPGA里面的PCIe代码一般会采用VHDL或者Verilog进行编写，难度比较大，尤其是涉及到PC
神电测控·2023-01-31 16:00

在ADS中使用Verilog-A模型

Verilog-A被设计用来对Spectre电路仿真器（SpectreCircuitSimulator）的行为级描述进行标准化，以实现与VHDL（另一个IEEE标准支持的硬
Mark_alpha·2023-01-30 13:17

Verilog HDL基础语法

与VHDL比较|verilogHDL|VHDL||语言自由、易学易用|语法严谨、较难上手||适合算法级、门级设计|适合系统级设计||代码简洁|代码冗长||发展较快|发展缓慢|基础语言学习1】逻辑值0：
挖矿大亨·2023-01-29 07:46

Verilog：基础语法（上）

Verilog继承了C语言的多种操作符和结构，与另一种硬件描述语言VHDL相比，语法不是很严格，代码更加简洁，更容易上手。Verilog不仅定义了语法，还对语法结构都定义了清晰的仿真语义。
JackHCC·2023-01-27 15:05

Altera DE2 Board Resources for Students

clickDE2imageabovetoviewlargerimageHowtopurchaseaDE2boardNewDE1infoishereNewCameraandLCDinfoishereDE2DesignExamplesDE2Clockisaclock/timerthatusestheDE2'sLCDtodisplaythecurrenttime.AVHDL-basedstatemach
xianfengdesign·2023-01-18 07:01

硬件描述语言VHDL之顺序语句基本使用介绍

硬件描述语言VHDL之顺序语句1.顺序赋值语句1.1变量赋值语句1.1.1基本说明1.1.2使用举例1.2信号赋值语句1.2.1简单说明1.2.2使用举例1.3常量赋值语句1.3.1简单说明1.3.2使用举例
苡荏·2023-01-14 17:19

欢迎加入达坦科技硬件设计学习社区

相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合HLS，这些新一代HDL支持RTL级描述能力，在芯片性能的把控方面远超HSL。
·2023-01-13 19:17

多摩川绝对值编码器CPLD FPGA通信源码（VHDL格式+协议+说明书）

多摩川绝对值编码器CPLDFPGA通信源码（VHDL格式+协议+说明书）用于伺服行业开发者开发编码器接口，对于使用FPGA开发电流环的人员具有参考价值。
「已注销」·2023-01-13 16:22

FPGA开发之算法开发System Generator

//xilinx.eetrend.com/article/8871)由技术编辑archive1于星期三,07/22/2015-15:42发表现在的FPGA算法的实现有下面几种方法：1.Verilog/VHDL
wu_shun_sheng·2023-01-11 08:25

现代信号处理第二章-Verilog电路设计语言

文章目录第二章Verilog电路设计语言一、Verilog的基本知识1.硬件描述语言的概念(1)定义(2)作用(3)分类：HDL主要有两种：Verilog和VHDL(4)现代电路设计包含的层次(5)VerilogHDL
明·煜·2023-01-08 22:40

如何学习FPGA——FPGA的学习规划

一、入门首先要掌握HDL（HDL=verilog+VHDL）。第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。
奋斗的蜗牛543464·2022-12-30 16:15

如何学习FPGA

一、入门首先要掌握HDL（HDL=verilog+VHDL）。第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。
ONEFPGA·2022-12-30 16:12

hnu 数字电路 实验3.1 ALU

二、实验内容1．用VHDL语言设计模型机的ALU模块；2．用VHDL语言设计模型机的移位模块；3．用VHDL语言设计模型机的控制信号产生逻辑。三、实验方法使用QuartusII软件完成VHDL程序。
灭绝星辰·2022-12-26 18:14

简易RISC软核CPU设计

软核(SoftIPCore):软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型；通常遍是指以HDL代码（Verilog，VHDL…）为形式的可综合源代码；固核(FirmIPCore):固核在
暖暖的时间回忆·2022-12-21 11:09

基于FPGA的spi通信接口VHDL设计

目录1.算法概述2.仿真效果3.MATLAB仿真源码1.算法概述SPI是串行外设接口（SerialPeripheralInterface）的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布
Simuworld·2022-12-21 11:37

VHDL硬件描述语言（四）VHDL的并行语句

一、前言并行语句是指能作为单独语句直接出现在结构体中的描述语句，所有的并行语句都是并发执行的，VHDL结构体中的并行语句主要有八种：进程语句块语句并行信号赋值语句并行过程调用语句并行断言语句类属语句元件例化语句生成语句并行语句
dtge·2022-12-17 09:44

VHDL硬件描述语言（五）VHDL的顺序语句

顺序语句和并行语句是VHDL中的两大基本描述语句系列。一、前言所谓顺序语句，是指在仿真意义上具有一定顺序性（或者说在逻辑上有先后之分）,并不意味着这些语句对于的硬件结构也有相同的顺序性。
dtge·2022-12-17 09:44

VHDL硬件描述语言（六）VHDL案例

一、常见电路1、分频电路1）二分频电路libraryieee;useieee.std_logic_1164.all;entityexampleis port(clock:instd_logic;      clkout:outstd_logic    );endexample;architecturebehaveofexampleis signalclk:std_logic; begin proc
dtge·2022-12-17 09:44

ultraedit自动缩进c语言,[转载]如何使UltraEdit支持Verilog语法高亮缩进

1.将Verilog和VHDL语言高亮的代码分别保存为文件Verilog.uew和VHDL.uew，并将其放在ultraedit15.0安装目录中的wordfiles文件夹下；wordfiles的默认路径是
宏馨·2022-12-12 19:33

（LMS)8阶FIR滤波器以及8阶折叠结构FIR[VHDL]

学习VLSI课程中广播结构FIR滤波器，利用折叠因子N=2将原有的8阶FIR滤波器通过折叠形成新的滤波器结构，分析其原理过程并且分析仿真。一、8阶折叠结构的FIR滤波器以2为折叠因子，折叠集为：要求：（1）列折叠方程计算折叠延迟（2）画出折叠结构图（3）编写8阶广播结构FIR滤波器程序并仿真（4）编写折叠架构的8阶广播结构FIR滤波器程序并仿真，与普通8阶广播结构的FIR滤波器仿真结果进行比较，分
电子张sir·2022-12-12 15:27

利用计数器实现任意分频，占空比为60%（任意占空比）电路 [VHDL]

本次实验为利用计数器实现分频常数为24000，占空比为60%的电路，也可以设置为任意分频，任意占空比的电路一、设计思路：设计分析：要将原来的占空比为50%，大频率的信号重新设为60%占空比，频率较小的周期信号，其中频率的思想就是分频器，利用原来的信号的n上升沿为新clk的一次上升沿即可。其占空比=高电平时间/周期所以重要的设定好高电平在周期内所占的比例尤为重要。二、代码：LIBRARYIEEE;U
电子张sir·2022-12-12 15:57

EDA实验：（DTTIMES)数字秒表的设计

目录一：实验要求二：程序源代码2.1CNT6的VHDL源代码2.2CLKGEN（分频器）的VHDL源程序2.3DTTIMES（数字秒表顶层文件）的VHDL源程序三：硬件实验现象四：对实验步骤详细分析4.1CNT6
电子张sir·2022-12-12 15:27

EDA实验：数字频率计（FREQ）设计（VHDL)

目录一：实验要求二：程序源代码2.1CLKGEN的VHDL源程序及分析2.2REG32B的VHDL源程序及分析2.3TESTCTL的VHDL源程序及分析2.4FREQ的VHDL源程序及分析三：硬件实验现象四
电子张sir·2022-12-12 15:27

CNN卷积神经网络/手写数字识别[VHDL][MATLAB]带源码

本次为期末课程设计，了解CNN过程，并且以数字识别为例去了解CNN的应用，采用matlab来事先分析整个过程，并且转化为VHDL语言，使用FPGA使用该想法，由于本次为期末在家期间所做，没有硬件去验证准确性
电子张sir·2022-12-12 15:51

国科大-智能传感-考试

最终考试出了这些：1.相机模型+极线方程2.贝叶斯滤波3.PCA法线向量4.插值和拟合的区别5.嵌入式系统及特点6.VHDL实现3*3滤波7.计算分辨率靶面尺寸焦距8.增量式编码的特点M/T公式
苦蒸鱼·2022-12-12 07:22

ar编码matlab仿真_数字调制解调技术的MATLAB与FPGA实现

Xilinx/VHDL版的设计平台为ISE14.7/VHDL，配套开发板为CXD301；Altera/Verilog版的设计平台为QuartusII13.1/VerilogHDL，配套开发板为CRD500
weixin_39747755·2022-12-11 18:31

一位数值比较器

一位数据比较器电路的设计1．设计目的（1）了解EDA技术的发展及应用（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计（3）学习MAX+P
qq_52484057·2022-12-09 11:51

初学者如何学习FPGA？一文为你讲解清楚

就像学习FPGA，往往是从VHDL或者Verilog开始入手学习的。当然，任何编程语言的学习都不能一劳永逸，因为任何经验技巧都是在实践的过程中才能学到，FPGA的学习当然也不例外。
IC修真院·2022-12-09 10:52
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他