E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Vhdl
FPGA简易加减法计算器设计
本实验我还是将其视作Mealy型向量机，具体的见我之前关于秒表的内容：
VHDL
实验：基于有限状态机实现秒表按照题目意思，有4个键是必不可少的，但我还是决定增加两个推键，本实验状态图如下：S0：初态模式，
非洲蜗牛
·
2023-12-18 08:16
FPGA
fpga开发
VHDL
VHDL
9：quartusII工程下调用另一个工程下vhd文件并仿真，
vhdl
中component的使用
目录1.示例说明2.job1：建立job_single工程3.job1：在job_single工程下创建job_single.vhd源码文件4.job1：工程job_single编译结果5.job2：建立job_total工程6.job2：在job_total工程下创建job_total.vhd源码文件7.job2：工程job_total下引入job_single工程目录8.job2：工程job_
WendyWJGu
·
2023-12-17 12:29
VHDL学习
fpga开发
VHDL
11：
VHDL
两个独立的
vhdl
文件在同一个工程中使用，加载到顶层文件中，实现模块化的功能
目录1.示例说明2.创建EG9工程3.在EG8工程下创建Eg1.vhd文件4.在EG8工程下创建Eg2.vhd文件5.执行语法综合检测6.显示语法综合检测结果7.点到Eg1.vhd文件执行CreateSymbel8.CreateSymbel创建完成后提示9.创建一个bdf文件10.在bdf文件中引入Eg1符号11.保存此bdf文件为Eg9.bdf12.点到Eg2.vhd文件执行CreateSymb
WendyWJGu
·
2023-12-17 12:29
VHDL学习
fpga开发
VHDL
5：
VHDL
实现比较器并仿真
目录1.示例说明2.
VHDL
源码3.运行结果4.功能仿真结果1.示例说明本例是一个比较器，用于比较两个位串所代表的整数的大小。
WendyWJGu
·
2023-12-17 12:28
VHDL学习
fpga开发
安路IP核应用举例(OSC、UART)
可选Verilog或
VHDL
语言。如图，生成的.v文件只读，如需进一步的修改，可将文件另存，然后将新文件更新到工程里即可。osc_clk为输出频率，osc_dis为使能输入，低电平有效，
SDAU2005
·
2023-12-16 16:57
Verilog
fpga开发
特权FPGA 学习笔记
存储器可用于异步时钟域的信号处理，双口RAM多用于交互式数据，FIFO多用于单向数据传输；以task的方式封装testbench子程序，以提高复用程度；模板中，vho是
vhdl
模板，veo是verilog
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
【Verilog】 FPGA程序设计---Verilog基础知识
目录Verilog和
VHDL
区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型
无损检测小白白
·
2023-12-15 10:21
fpga开发
按照这4步走，不走弯路学习FPGA
1、掌握一门HDL语言这个你可以选择学习verilog也可以选择
VHDL
，有C语言基础的，建议选择verilog，也是目前比较多用到的语言类型，因为verilog很像C语言，
程老师讲FPGA
·
2023-12-14 20:00
fpga开发
学习
【【FPGA的 MicroBlaze 的 介绍与使用 】】
FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/
VHDL
语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
VHDL
实现四选一数据选择器和基本触发器的设计
VHDL
实现四选一数据选择器和基本触发器的设计数据选择器和触发器是数字电路中常见的基本组件。
CodeMaven
·
2023-12-01 03:54
fpga开发
单片机
嵌入式硬件
嵌入式
uvm 平台搭建3 - 安装VCS SCL
前面做好linux系统的安装之后，这里开始安装一些相关的验证工具准备：VCS（TM）是Synopsys全系列功能验证解决方案的一部分，支持Verilog，
VHDL
，混合HDL和复杂SoC设计的混合信号仿真
zenos876
·
2023-11-30 11:19
推荐system Verilog相关书籍
MarkZwolinsk曾编写了一本十分畅销的教材——DigitalSystemDesignwith
VHDL
。在该书
电路_fpga
·
2023-11-29 13:06
书籍推荐
fpga开发
VHDL
程序：四位乘法器
VHDL
程序：四位乘法器--1.IF语句行为级描述libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitymultip
朝饮坠露兮
·
2023-11-29 01:47
vhdl
vhdl
FPGA学习入门计划-小白入门
1.入门学习计划-再学习FPGA之前，先确定我们需要学习什么1.编程语言，FPGA的开发语言叫做硬件描述语言HDL，或者是寄存器传输级语言RTL，主流的硬件描述语言有
VHDL
和Verilog，SystemVerilog
一口闷一罐可乐
·
2023-11-29 00:47
fpga开发
学习
FPGA驱动CS4344
VHDL
例程
CS4344是一款非常简单的I2S立体声24bitD/A芯片，采样率高达192KHz，相对于ADAU1761复杂的寄存器配置来说，CS4344非常友好，无需配置寄存器，只要按I2S时序输入数据，即可实现立体声输出，且10PINTSSOP封装，对于DIY来说非常友好。最近正好有音频输出需要，就选了CS4344，代码当然不用重复造轮子，GITHUB上已经有了，DInneBosman大佬已经帮我造好了轮
zkf0100007
·
2023-11-27 04:50
fpga开发
驱动开发
使用STARTUPE3原语通过SPI Flash实现UltraScale FPGA的局部重配置（一）
原语通过SPIFlash实现UltraScaleFPGA的局部重配置（一）介绍参考设计文件程序说明设计步骤介绍最近有用到FPGA的动态重加载，发现手册中有关于KCU105重加载的明确步骤，但是顶层文件是
VHDL
林深杂谈
·
2023-11-27 02:57
FPGA/Verilog
专栏
fpga
（16）
VHDL
实现半加器与全加器
（16）
VHDL
实现半加器与全加器1.1目录1）目录2）FPGA简介3）
VHDL
简介4）
VHDL
实现半加器与全加器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream
·
2023-11-26 18:45
VHDL教程（上篇）
单片机
嵌入式硬件
开发语言
基于
VHDL
的多功能电子钟设计
掌握用
VHDL
语言进行数字系统设计的基本方法和流程，加深对EDA课程内容的理解，提高工程设计实践能力。用
VHDL
实现一个数字钟的功能：实现小时，分钟，秒的计数和动态显示和整点报时等功能。
技术苦行僧
·
2023-11-24 12:03
FPGA开发
VHDL
fpga开发
硬件工程
模块测试
经验分享
硬件学习路线调研
学习路线《Verilog传奇》、《VerilogHDL高级数字设计》或者是《用于逻辑综合的
VHDL
》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren
·
2023-11-22 11:55
FPGA
学习
fpga开发
VHDL
测试文件的读入和写出
相关库usestd.textio.all;useIEEE.STD_LOGIC_TEXTIO.ALL;相关参数fileoutput_file:text;//fidvariablefstatus:file_open_status;variablebuf:line;//buffer相关函数//文件打开函数file_open(file_open_status,fid,file_name,file_perm
Layznana
·
2023-11-19 21:42
FPGA
算法
嵌入式硬件
基于FPGA的五子棋（论文+源码）
将在硬件设计的基础上完成程序的设计，其中拟打算VERILOGHDL语言进行程序的编写，该语言和
VHDL
是两种FPGA的编程语言之一，VERILOGHDL相对来说语法更偏近于C，同时由于选用ALTTE
沐欣工作室_lvyiyi
·
2023-11-19 12:58
fpga开发
单片机
嵌入式硬件
stm32
毕业设计
物联网
VDHL基础知识
VHDL
语言要素库：存放已编译的实体、结构体、程序包和配置程序包：存放各种设计模块能共享的数据类型、常数、程序等实体：描述所设计硬件系统的外部接口信号结构体：描述所设计硬件系统的内部结构和功能配置：从库中选取所需单元来组成新系统
峙峙峙
·
2023-11-18 17:48
算法
数字后端零基础学习记录01-SMIC0.18um工艺库文件解析
calibre2.digital2.1apollo2.1.1clf2.1.2smic182.1.3tf2.2doc2.3lef2.4primetime2.5symbols2.6synopsys2.6Verilog
VHDL
糊涂小桃子
·
2023-11-15 20:59
数字后端学习记录
学习
【VCS】（1）VCS仿真基础
常用执行选项库的调用仿真示例一仿真示例二实验中遇到的一个问题编译过程中生成的文件保存日志编译后立即仿真指定生成的仿真文件名称宏相关的编译选项VSC用途：数字逻辑仿真主要是用于前端VCS除了支持对Verilog、SystemVerilog、
VHDL
Tranquil_ovo
·
2023-11-15 20:55
#
VCS
VCS
verilog语法基础
文章目录前言一、硬件描述语言1.1什么是硬件描述语言1.2主要的硬件描述语言1.2.1VerilogHDL1.2.2
VHDL
1.2.3SystemVerilog二、基础知识2.1逻辑值2.2进制格式2.3
FPGA中国创新中心
·
2023-11-14 04:31
FPGA学习
fpga开发
verilog
硬件工程
HLS学习一
相比之下，Verliog、
VHDL
等低层次语言，通常用来描述时钟周期精确的寄
lovely@
·
2023-11-13 20:06
嵌入式系统应用开发
FPGA
Verilog
VHDL
三种建模描述方式——2选1数据选择器
标题QuartusII标题Verilog
VHDL
三种建模描述方式——2选1数据选择器1，结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用
ZikH�
·
2023-11-12 00:17
fpga开发
Quartus II：
VHDL
组合逻辑-时序逻辑练习
在QuartusII中用原理图输入法设计4位加法器1.在之前的实验基础上设计4位全加器2.仿真波形图3.引脚绑定4.硬件测试二、应用QuartusII完成基本组合电路设计（一）2选1多路选择器1.新建
VHDL
WOOZI9600L²
·
2023-11-12 00:16
FPGA
fpga开发
物联网
6位简易处理器的设计与实现-DE2|
VHDL
|EDA|FPGA/CPLD
基于
VHDL
的6位简易处理器的设计与实现传送门：本项目地址：Gitee|GitHub其他相关项目DE2-
VHDL
计时器：Gitee|GitHubDE2-
VHDL
实验：Gitee|GitHub前言该设计是笔者大二时的硬件课实践作品
MylesYYY
·
2023-11-12 00:15
硬件
硬件
vhdl
cpu
fpga
cpld
VHDL
基础知识笔记（2）
1.赋值语句：（1）在
VHDL
中，只能在
VHDL
程序的并行部分进行信号说明，但是可以在
VHDL
的并行语句和顺序语句中同时使用信号的赋值语句。
非洲蜗牛
·
2023-11-07 23:35
FPGA
VHDL
fpga开发
VHDL
基础知识笔记(1)
1.实体：其电路意义相当于器件，它相当于电路原理图上的元器件符号。它给出了器件的输入输出引脚。实体又被称为模块。2.结构体：这个部分会给出实体（或者说模块）的具体实现，指定输入和输出的行为。结构体的begin后面是一组并行语句，它的执行是不以书写顺序为准的。3.数据对象：（1）常量一旦赋值就不会发生变化，格式为：constant常数名:数据类型:=表达式;（2）变量声明的示例：（3）对信号赋值使用
非洲蜗牛
·
2023-11-07 10:58
FPGA
fpga开发
ModelSim 仿真流程 实践总结
1建立库并映射在modelsim中，任何使用
VHDL
、Verilog
msgoc
·
2023-11-05 03:45
FPGA/CPLD
Zynq UltraScale+ XCZU7EV 纯
VHDL
解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安
·
2023-11-04 06:02
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga
Zynq
UltraScale+
XCZU7EV
VHDL
IMX214
MIPI
初步了解FPGA中的HLS
与
VHDL
/Verilog有什么关系?HLS是什么？
饿丸
·
2023-11-03 05:49
嵌入式
FPGA
hls
FPGA基础之HLS
FPGA基础之HLS目录一、HLS基本知识简述1、HLS简介2、IntelHLS的编译器3、HLS相关知识概念4、HLS属于研究重点原因二、HLS技术认识1、与
VHDL
/Verilog关系2、关键技术问题
兄弟抱一下~
·
2023-11-03 05:17
FPGA
HLS
Zynq UltraScale+ XCZU5EV 纯
VHDL
解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安
·
2023-10-31 13:21
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
Zynq
UltraScale+
XCZU5EV
VHDL
IMX214
MIPI
EDA硬件描述语言
VHDL
（二）
文章目录1、设计实体2、
VHDL
程序结构3、程序4、生成的模块5、仿真时序波形6、实体和端口模式7、结构体的一般语言格式8、功能描述语句结构9、
VHDL
语言所使用的库可分为两类：10、库和包11、库和程序包的调用方法
北巷番茄鱼
·
2023-10-31 12:20
EDA硬件描述语言VHDL
vhdl
VHDL
硬件描述语言（一）基本概念
一、EDA技术概述电子设计自动化(EDA)技术是新一代电子设计工程师及从事电子技术开发和研究人员的必备技能,也是电子技术类专业学生学习的重要内容。EDA以功能强大的计算机为工具，在EDA工具软件平台上，根据设计文件（硬件描述语言HardwareDescriptionLanguage为系统的主要逻辑描述手段），自动完成编译、仿真、综合、优化、适配（或布局布线）以及下载，实现既定的电子线路系统功能。典
dtge
·
2023-10-31 12:19
FPGA
java
前端
servlet
学习日记之
VHDL
(1)
context:anewdesignmethodandlogicofFSM(finitestatemachine)twodifferentkindsofresetsafeFSMsometrifles1.thestructureofFSMcanbedividedinto2parts:combinationallogicandregisterlogiccombinationallogicdescrib
Akimoto Akira
·
2023-10-30 15:57
vhdl
基于
VHDL
的全自动洗衣机控制器设计
全自动洗衣机控制器设计《数字电子技术》课程设计报告《数字电子技术》课程设计任务书设计内容与要求1.概述1.1EDA简介1.2开发软件quartus简介2.基本原理2.1洗衣机原理2.2定时器原理2.3状态转换原理3.设计方案4.设计验证与测试4.1设计软件环境搭建4.2定时模块实现（DSMK.vhd和DSMK.vwf）4.3状态机实现（ZTJ.vhd和ZTJ.vwf）4.4顶层设计实现（DCSJ.
Sheep懒
·
2023-10-30 15:53
quartus-VHDL
vhdl
fpga
VHDL
入门基础——语法规则（2）
VHDL
基础语法（2）——数据类型篇数据类型1.Boolean：truefasle，用于逻辑运算2.bit：0或1，用于逻辑运算3.bit_vector：基于bit类型的数组，用于逻辑运算4.整数integer
是vin没错
·
2023-10-30 15:20
vhdl
vhdl
VHDL
语法小结
参考：http://blog.sina.com.cn/s/blog_72cd3a5c01014wl1.html一个
VHDL
程序代码包含实体（entity）、结构体（architecture）、配置（configuration
shanekong
·
2023-10-30 15:49
FPGA
VHDL
的语法
1、数据类型和对象对象：信号（Signal）、变量（Variable）、常量（Constant）和文件（File）。SIGNALsignal_name:signal_type[:=initial_value];类型：自定义类型：--自定义数组TYPE数据类型名ISARRAY范围OF原数据类型名；2、std_logic是长度为1的逻辑与bit相似，只是bit只能是'0’和'1‘而std_logic有
大西纸
·
2023-10-30 15:46
学习下FPGA
vhdl
VHDL
硬件描述语言学习笔记（二）
本文主要参考b站视频：【考研】EDA技术(
vhdl
技术)，建议有时间的跟着听一下，从第8节开始，一直到31节都是讲
VHDL
，讲的很全面，赶时间的可以直接看我这个笔记。
凳子花❀
·
2023-10-30 15:46
数字IC设计
VHDL
vhdl
EDA硬件描述语言
VHDL
（四）--
VHDL
并行语句
目录1.并行语句的特点：2.结构体2.1并行信号赋值语句2.2条件信号赋值语句2.3选择信号赋值语句3.元件例化语句4.生成语句5.参数传递映射语句及其使用方法参数传递说明的一般书写格式如下：6.参数传递映射语句及其使用方法参数传递映射语句的格式是：7.其他数据类型7.1.限定性数组型数据类型定义7.2非限定性数组型数据类型定义7.3.枚举型数据类型定义7.4.枚举型子类型数据类型定义8.信号属性
北巷番茄鱼
·
2023-10-30 15:45
EDA硬件描述语言VHDL
vhdl
1.
VHDL
的基础知识
目录1.
VHDL
语言基础1.1.标识符（Identifiers）关键字（保留字）：1.2.数据对象（DateObjects）常量Constant变量Variable信号Signal1.3.数据类型
VHDL
冷暖自知_源
·
2023-10-30 15:15
VHDL学习笔记
VHDL
读写txt文件
直接上代码模板：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;--//TXT相关的Library库usestd.textio.all;useieee.std_logic_textio.all;--//实体entitywr_txt_tbis--gene
花猫小屋
·
2023-10-30 15:15
编程语言语法
vhdl
fpga开发
仿真器
VHDL
语法简单总结
VHDL
语法简单总结(2012-04-0111:23:32)转载▼标签：it分类：Quartus/
VHDL
/verilog一个
VHDL
程序代码包含实体（entity）、结构体（architecture）
qijitao
·
2023-10-30 15:44
VHDL
vhdl
具有闹钟功能的电子时钟设计
--数字时钟libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityclockisport(clk:instd_logic;--输入1mhz时钟reset:instd_logic;--时钟复位mod_set:instd_logic_vector(1downto0);--模式调节选择00：显示时间01：调
渐入式痴迷
·
2023-10-30 15:44
vhdl
vhdl
fpga
电子时钟
闹钟
设计
一周掌握 FPGA
VHDL
Day 3
三、
VHDL
语句3.1并行语句在结构体中的执行是同时进行，执行顺序与书写顺序无关。
ONEFPGA
·
2023-10-30 15:08
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他