E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ系列学习
Spring
系列学习
笔记->Spring篇(一)
前言心得体会本系列是学习spring很唱一段时间之后的一
系列学习
笔记总结,包括spring篇,springmvc篇和springboot篇。
happystudy_neu
·
2024-02-02 23:30
spring
笔记
java
嵌入式中Qt5.7.1添加支持openssl方法
/config no-asm shared --prefix=/opt/Xilinx2018_
zynq
/
zynq
_openssl_1.0.2/ --cross-compile-prefix=/opt/Xilinx
ST小智
·
2024-02-02 17:39
鸿蒙万物互联人工智能之卓越
qt
开发语言
Redis 之企业级解决方案
文章目录一、缓存预热二、缓存雪崩三、缓存击穿四、缓存穿透五、性能指标监控5.1监控指标5.2监控方式benchmarkmonitorslowlog提示:以下是本篇文章正文内容,Redis
系列学习
将会持续更新一
一只咸鱼。。
·
2024-02-02 12:24
Redis
redis
数据库
缓存
FPGA解码MIPI视频:Xilinx Artix7-35T低端FPGA,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在Xilinx
Zynq
7000
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA高端项目:Xilinx
Zynq
7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA上的ov5640版本本方案的XilinxKintex7系列FPGA上的HDMI版本本方案的XilinxArtix7系列FPGA上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
Zynq
UltraScale+ RFSoC Boards, Kits, and Modules
Zynq
UltraScale+RFSoCBoards,Kits,andModules
Zynq
UltraScale+RFSoCZCU111EvaluationKitThe
Zynq
UltraScale+RFSoCZCU111EvaluationKitenablesdesignerstojumpstartRF-Classanalogdesignsforwireless
东枫科技
·
2024-02-02 08:47
linxu
fpga开发
FPGA
SDR
USRP
ZYQN(三):PS的中断说明
说明:开发软件:vivado和sdk开发平台:黑金
ZYNQ
的7010翻开UG585中断部分,
Zynq
中断大致可分为三个部分,中断详细分为SGI(SoftwareGeneratedInterrupts)软件中断
小黄鸭-
·
2024-02-01 18:42
ZYNQ
笔记
【
ZYNQ
开发系列】基于vitis(vivado2019以上版本)的程序固化~如何把程序烧录到QSPI?
基于vitis的程序固化~如何把程序烧录到QSPI?前言废话背景开发环境实现流程解压项目到工程目录subst(可选)Vivado部分升级项目升级IP核(重要)使能QSPI生成比特流导出硬件vitis部分新建PlatformProject新建应用工程(重要)导入引用路径导入代码编译工程生成boot镜像下载镜像项目下载后语前言废话本来已经找好工作了,没想到自己成功考研上岸,马上把工作辞了去读研。研究生
sys_rst_n
·
2024-02-01 08:12
逻辑电路设计
教程
fpga开发
verilog
逻辑电路
【手绘】水彩初探
最开始画的第2幅很喜欢水彩的湿画法,这一个
系列学习
杰克里德的书,很有帮助同上,云彩画的有些失败了
光目言
·
2024-02-01 01:26
15EG使用vivado2021.1实现LWIP的网络传输
创建工程模板在hello_world中已经介绍过了,这里直接从配置完
zynq
ip核开始,由于使用vivado的版本不同,配置
ZYNQ
时需要用到的tcl文件我会放在工程文件夹下的file文件夹中配置好IP
mcupro
·
2024-01-31 21:49
单片机
stm32
嵌入式硬件
15EG使用ps点亮mio的led
创建工程模板在hello_world中已经介绍过了,这里直接从配置完
zynq
开始因为要用到ps的GPIO,所以要对
ZYNQ
进行额外的配置,双击
ZYNQ
打开配置->打开IO口配置->勾选GPIO0MIO外设
mcupro
·
2024-01-31 21:19
单片机
嵌入式硬件
FPGA
fpga开发
Android ADB 命令行
用了MBP,一直有个问题,不能像Windows一样直接拷贝文件到手机SD卡上,AndroidADB好像可以直接拷贝,但由于忙,没有去详细了解,最近刚需,要解决,于是
系列学习
了ADB知识,发现新大陆,没想到
迷途小码农h
·
2024-01-31 21:57
ZYNQ
axi uart16550 IP核扩展485接口使用
我的另外一篇博客:
ZYNQ
axi_uartlitleIP核扩展232或者422
ZYNQ
axi_uartlitleIP核扩展232或者422_wangjie36的博客-CSDN博客一,AXIUART16550
寒听雪落
·
2024-01-31 14:10
fpga
armv
dma
ZYNQ
系列PL配置加载流程
一,FPGA配置引脚说明1,配置相关电源如果VCCO0连接至2.5V或3.3V,CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V,CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致,避免出现I/OTransitionattheEndofStartup2,配置流程二,FPGA开启启动加载的方式1,上电自动加载:就是在FPGA完成上电初始化完成后
寒听雪落
·
2024-01-31 14:10
fpga开发
ZYNQ
PL通过EMIO ETHE1外接PHY由GMII转RGMII
ZYNQ
使用AXI_Ethernet编译系统扩展多网口:详见博客:https://mp.csdn.net/editor/html/104765046一,硬件简介1,3个以太网口,1个在PS,2个在PL;
寒听雪落
·
2024-01-31 14:39
ZYNQ
使用AXI_BRAM实现PS与PL 数据交互数据交互
ZYNQ
上的总线协议有AXI4,AXI4-Lite,AXI4-Stream三种总线协议。
寒听雪落
·
2024-01-31 14:39
fpga开发
linux
【Xlinx】【
Zynq
MP】petalinux2020.1版本QSPI FLASH启动linux教程
一,背景使用petalinux2020.1版本,编译打包后得到的系统文件,希望烧录到qspiflash,通过qspiflash启动系统。过程中遇到了很多问题,包括官网的资料都不很全面,因此这里总结问题的解决办法,如果你遇到了下面的几种问题,那么这篇文章应该对你有所帮助。1,qspi启动时,报“Offsetexceedsdevicelimit”或者“Sizeexceedspartitionordev
founderhan
·
2024-01-31 14:36
xilinx
嵌入式
linux
「线上分享」采用
Zynq
系列FPGA实现NDI AV over IP 应用
NDI的特点是需要软件的协议和处理,通过
Zynq
在逻辑端实现NDI的编解码算法,在ARM端跑NDI的SDK以及网络的收发。这样的一种分工协同就实现了技术的最大化利用。被称为“Sp
LiveVideoStack_
·
2024-01-31 08:26
fpga开发
tcp/ip
网络协议
网络
zybo初体验
前段时间过生日,亲戚给了些钱让我自己买生日礼物,早就想搞一块
zynq
的板了,但是淘宝一看太贵,于是去咸鱼上淘了一块二手的ZYBO(谁知道是不是二手,反正看着挺新)来玩玩。
greedyhao
·
2024-01-30 18:17
ZYNQ
aurora_8b10b光通信使用
Aurora8B/10BIP核当一条通道联通的时候,它会自动初始化这条通路以帧或者数据流的方式,发送一些测试数据。正常通信的过程可以发送任意大小的帧,以及数据可以再任何时候中断。传输过程中有效数据字节之间的间隙会自动填充空闲,以保持锁定并防止过多的电磁干扰。流量控制可用于降低传入数据的速率或通过通道发送简短的高优先级消。Stream流传输是单一无限的帧。在没有数据的情下,传送空闲以保持链接活着。A
寒听雪落
·
2024-01-30 07:54
fpga
13_
ZYNQ
7020_移植rtl8192.cu无线网卡驱动
1.复制带RTL8192无线网卡的BOOT.bin文件和image.ub文件到启动SD卡的FAT分区2.将黑金自带的桌面文件系统debian_rootfs.tar复制到启动SD卡的EXT分区3.电脑串口连接开发板,执行命令ifconfigwlan0up打开无线网卡,并用ifconfig打开查看wlan0是否打开,此时rtl8192的无线网卡蓝灯会亮4.下载wpa_supplicant源码源码下载地
一米八零的昊哥
·
2024-01-29 22:47
ZYNQ嵌入式系统1
ZYNQ
7020确定EMIO的引脚编号的方法
有一段时间没有使用
ZYNQ
7020了,突然捡起来用一下,发现我找不到EMIO的引脚号应该是多少了!在此简单记录下。
隋边边
·
2024-01-29 22:17
FPGA
Vivado
ZYNQ
EMIO
引脚编号
7020/7010
ZYNQ
7020通过网线连接笔记本电脑共享无线网络,可访问外网
一、硬件准备:
ZYNQ
7020,联网笔记本,网线,UART串口线等。
ZYNQ
7020没有wifi模块,只有一个千兆网口,可通过网线直接连接到路由器或者连接到笔记本电脑共享网络。
wzy369
·
2024-01-29 22:46
网络
fpga开发
arm开发
Xilinx
ZYNQ
7020密集访问内存出错
Xilinx
ZYNQ
7020密集访问内存出错问题问题描述:Xilinx
ZYNQ
7035和
ZYNQ
7020,没有跑linux系统,裸机和使用freertos如果频繁使用memset和memcpy会出现错误
觉皇嵌入式
·
2024-01-29 22:46
ZYNQ7020
ZYNQ7035
Xilinx
vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决
vivado一般是与SDK同时使用的,像
zynq
系列,通过SDK烧写固化代码很方便,但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发,不会用到SDK软件,所以烧写固化代码想通过vivado
cckkppll
·
2024-01-29 02:29
fpga开发
读懂诗歌:Louise Glück
系列学习
(六) 最“低微”的经验,都可以衔接上最高级的美
看人|露易丝·格吕克的方舟文/云也退露易丝·格吕克住在马萨诸塞州坎布里奇的一条安静的街上。她独居,她出版过的所有诗集,看上去都和她本人的气质一样,极其缺少暖色调,用紫和黑打发了大部分需要有颜色的地方,包括像《野鸢尾》这种书名挺美的书;有的书,例如《阿基里斯的胜利》,从字体到用色以及印刷都是灰突突的,像老辈人家中的旧藏。这或许可以从她的犹太人背景来理解。犹太人往往不重视书的外观,而只看重文字所表达的
Annie灵兮
·
2024-01-28 23:31
四. 基于环视Camera的BEV感知算法-BEVFormer实战
目录前言1.BEVFormer实战前言自动驾驶之心推出的《国内首个BVE感知全栈
系列学习
教程》,链接。
爱听歌的周童鞋
·
2024-01-28 20:57
BEV感知
自动驾驶
BEVFormer实战
四. 基于环视Camera的BEV感知算法-BEVDistill
目录前言0.简述1.算法动机&开创性思路2.主体结构3.损失函数4.性能对比总结下载链接参考前言自动驾驶之心推出的《国内首个BVE感知全栈
系列学习
教程》,链接。
爱听歌的周童鞋
·
2024-01-28 20:57
BEV感知
自动驾驶
BEVDistill
ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发
本文是昨天发的文章《龙芯杯CPU设计竞赛与
ZYNQ
设计流程介绍》接续部分。重点介绍传统方式的Linux移植和Xilinx的Petalinux的快速移植开发两种。
weixin_39616090
·
2024-01-28 13:17
ac3165
linux驱动
Clover
驱动文件夹
delphi
linux
arm
linux
can总线接收数据串口打包上传
linux
delphi
开发
linux
配置启动
nomad
ZYNQ
AC7020C的“点LED”实验
一、创建Vivado工程1、启动Vivado2、在Vivado开发环境里点击“CreateNewProject”,创建一个新的工程3、弹出一个建立新工程的向导,点击“Next”4、在弹出的对话框中输入工程名和工程存放的目录。需要注意工程路径“Projectlocation”不能有中文、空格,路径名称也不能太长。此处工程名取为project_1led。5、在工程类型中选择“RTLProject”6、
十六追梦记
·
2024-01-28 13:11
fpga开发
Spring5
系列学习
文章分享---第五篇(事务概念+特性+案例+注解声明式事务管理+参数详解 )
目录事务事务概念什么是事务事务四个特性(ACID)搭建事务操作环境Spring事务管理介绍注解声明式事务管理声明式事务管理参数配置XML声明式事务管理事务操作(完全注解声明式事务管理)感谢阅读开篇:欢迎再次来到Spring5学习系列!在这个博客中,我们将深入研究Spring框架的J事务概念+特性+案例+注解声明式事务管理+参数详解事务事务概念什么是事务(1)事务是数据库操作最基本单元,逻辑上一组操
码农阿豪
·
2024-01-27 16:48
Spring5系列
Spring5
事务
java
读懂诗歌:Louise Glück
系列学习
(四)艺术之梦是通往被隐藏世界的小径
露易丝·格丽克——《诗歌像一座灯塔,不同的是当游向它时,它就后退》作者:露易丝·格丽克译者:柳向阳来源:ProofsandTheories.EssaysonPoetry作家的根本体验是无助。这并不是说要将写作与活着相区分,而是说要纠正那种幻想,即认为创作就是一路高歌,得心应手,认为作家是一些运气好、能够做自己希望做的事情的人:信心十足,定期将他写在一张纸上的玩意拿去打印。但写作并不是个性的倾泻。而
Annie灵兮
·
2024-01-27 13:40
读懂诗歌:Louise Glück
系列学习
(一)
路易丝·格吕克(LouiseGlück)于1943年出生于纽约,在长岛长大。她曾就读莎拉·劳伦斯学院和哥伦比亚大学。格吕克(Glück)被许多人视为美国最有才华的当代诗人之一,她的诗歌以其精湛的技术,敏锐的洞察力以及对孤独,家庭关系,离婚和死亡的洞察力而闻名。诗人罗伯特·哈斯(RobertHass)称她为“现在写作的最纯正,最有成就的抒情诗人之一”。2020年,她以“朴实的美感使个人存在普世化的鲜
Annie灵兮
·
2024-01-27 03:07
NLP
系列学习
:CRF条件随机场(1)
大家好,今天让我们来看看条件随机场,条件随机场是一项大内容,在中文分词里广泛应用,因为我们在之前的文章里将概率图模型和基本的形式语言知识有所了解,当我们现在再去学习条件随机场会容易比较多(在动笔写这篇文章前我也翻阅了很多的博客,发现很多博主上来就讲一大堆核心公式,而之前的铺垫知识都很少提,我觉得这不太好,会让很多人一开始就懵).而我希望在我的这几篇文章尽可能的减少单纯理论知识的复述,而是通过一些实
云时之间
·
2024-01-26 20:09
(12)
Zynq
CAN控制器介绍
1.1
Zynq
CAN控制器介绍1.1.1本节目录1)本节目录;2)本节引言;3)FPGA简介;4)
Zynq
CAN控制器介绍;5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。
宁静致远dream
·
2024-01-26 11:55
FPGA协议与接口
ZYNQ
学习之旅--PS_QSPI读写flash
目录标题简介BD设计软件设计简介
ZYNQ
中的QSPIFlash控制器可以工作在三种模式下:I/O模式、线性地址模式,以及传统SPI模式。在I/O模式中,软件负责实现Flash器件的通信协议。
来不及了,快上车
·
2024-01-26 10:26
ZYNQ
FPGA高端项目:Xilinx
Zynq
7020系列FPGA多路视频拼接 工程解决方案 提供6套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用3、设计思路框架视频源选择ov5640i2c配置及采集动态彩条多路视频拼接算法图像缓存视频输出PL端逻辑工程源码架构PS端SDK软件工程源码架构4、工程源码11:掌握1
9527华安
·
2024-01-26 07:42
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
音视频
Zynq7020
图像处理
视频拼接
图像拼接
Xilinx
Zynq
学习笔记:02 HDL和Vivado框图
视频:CombiningmyownHDLwiththeVivadoblockdiagram!Fromthisimageyoucanseethatthisiswhatit'slikebeforewhichisbasicallyjusttheblockdiagram.AndVivadohasthiswrapperfilethatitcreatesanditisforwardingtheseintern
圆喵喵Won
·
2024-01-26 00:12
Zynq学习笔记
学习
笔记
fpga开发
fpga
Zynq
项目中使用ILA(内置逻辑分析仪)分析信号
视频:ILAina
Zynq
:Viewsignalsinhardware!
圆喵喵Won
·
2024-01-26 00:12
Zynq学习笔记
fpga开发
fpga
Zynq
学习笔记:00 Vivado block diagram
v=UZ3FnZNlcWk1.新建工程,创建块设计并命名
Zynq
SoC由PS(ProcessingSystem)和PL(ProgrammableLogic)组成,PL相当于FPGA,PS相当于CPU。
圆喵喵Won
·
2024-01-26 00:41
Zynq学习笔记
学习
笔记
fpga
fpga开发
ZYNQ
-7020 集成了运行NI Linux Real‑Time的实时处理器,支持FPGA二次开发
模拟和数字I/O,667MHz双核CPU,512MBDRAM,512MB存储容量,
Zynq
-7020FPGACompactRIOSingle-Board控制器sbRIO‑9637是一款嵌入式控制器,在单块印刷电路板
深圳信迈科技DSP+ARM+FPGA
·
2024-01-25 01:07
进口控制器国产替代
fpga开发
【进口控制器替代】基于
Zynq
-7020 FPGA的NI 8槽CompactRIO控制器
667MHz双核CPU,512MBDRAM,1GB存储容量,
Zynq
-7020FPGA,更宽工作温度范围,8槽CompactRIO控制器cRIO-9068是一款坚固耐用的无风扇嵌入式控制器,可用于高级控制和监测应用
深圳信迈科技DSP+ARM+FPGA
·
2024-01-24 07:36
进口控制器国产替代
国产NI虚拟仪器
fpga开发
NI国产替代
数据采集卡
使用 FPGA 播放 SD 卡中的音频文件
下一步,我们向该I2S发送器添加AXI-Stream接口,这样我们就可以将发送器与
ZYNQ
的处理系统连接,还可以从SD卡读取音频数据。为此,创建一个新的top设计。
OpenFPGA
·
2024-01-24 07:00
fpga开发
14025.
Zynq
MP System Monitors 监控模块
文章目录1背景2
Zynq
MpSystemMonitors2.1Introduction2.2Features2.3PLSYSMONModule2.4PSSYSMONModule2.5编程示例1背景本文背景需要获取
xhome516
·
2024-01-23 19:13
14000-xilinx
xilinx
【
ZYNQ
入门】第七篇、AXI Lite协议使用方法
SDK的调用方法1、调用方法2、AXI_Lite.c代码3、仿真测试3.1、main.c文件3.2、仿真的结果第四部分、总结第一部分、参考文章关于AXI总线的相关知识,大家可以参考我之前写的这篇文章:【
ZYNQ
大屁桃
·
2024-01-23 15:22
FPGA的学习之旅
fpga开发
zynq
AXI
【
ZYNQ
入门】第九篇、双帧缓存的原理
目录第一部分、基础知识1、HDMI视频撕裂的原理2、双帧缓存的原理第二部分、代码设计原理1、AXI_HP_WR模块2、AXI_HP_RD模块3、Blockdesign设计第三部分、总结1、写在最后2、更多文章第一部分、基础知识1、HDMI视频撕裂的原理在调试摄像头的时候,摄像头采集的图像的分辨率为2200*1125@30Hz,因此摄像头采集图像的速率为30帧/s。而显示器的分辨率为1920*108
大屁桃
·
2024-01-23 15:22
FPGA的学习之旅
fpga开发
ZYNQ
HDMI
【
ZYNQ
入门】第八篇、基于Lwip构建TCP服务器
目录第一部分、基础知识1、小白入门必看文章2、什么是Lwip?3、什么是TCP/IP协议?4、MAC地址、IP地址、子网掩码、网关4.1、MAC地址4.2、IP地址4.3、子网掩码4.4、网关第二部分、硬件搭建第三部分、软件代码1、SDK工程的建立2、利用工具测试TCP链路性能2.1、利用电脑直接去ping2.2、用iperf软件工具去测试第四部分、总结1、测试工具下载链接2、交流群第一部分、基础
大屁桃
·
2024-01-23 15:51
FPGA的学习之旅
fpga开发
ZYNQ
tcp/ip
网络协议
【
ZYNQ
入门】第十篇、基于FPGA的图像白平衡算法实现
目录第一部分、关于白平衡的知识1、MATLAB自动白平衡算法的实现1.1、matlab代码1.2、测试效果1.3测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、verilog代码第三部分、实现结果1、白平衡前后对比2、总结第一部分、关于白平衡的
大屁桃
·
2024-01-23 15:20
FPGA的学习之旅
fpga开发
白平衡算法
ZYNQ
FPGA高端项目:Xilinx
Zynq
7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安
·
2024-01-23 06:52
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
Zynq7020
图像缩放
双线性插值
图像处理
ZYNQ
程序固化
一、简介
ZYNQ
Soc的启动和配置过程中,既需要PS的配置信息,又需要PL的配置信息。
ZYNQ
系列是没有办法只固化P
暴风雨中的白杨
·
2024-01-23 06:51
zynq
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他