ZYNQ裸机开发

嵌入式Linux学习笔记9——解决undefined reference to `__aeabi_uidivmod'和undefined reference to `__aeabi_uidiv'错误

学习ARM裸机开发的过程中在linux-gcc4.4.3编译器中进行编译的时候出现了报错报错内容为__aeabi_uidivmod和__aeabi_uidiv通过查询了解到主要是因为编译器不支持硬件除法运算
Horse~·2020-08-05 01:39

ZYNQ 时钟子系统

SDIO/SMC/SPI/QSPI/UARTClock5、USB/Etherent/CANClock6、GPIO/I2CClock7、PLClock7、ClockControlRegisters在介绍完《ZYNQ
爱洋葱·2020-08-04 10:56

基于ZYNQ的中断的使用(3)

基于ZYNQ的串口中断的使用项目简述共享中断概述PL端设计PS端设计测试结果总结项目简述前面的文章我们已经讲过CPU之间的软中断，PS与PL之间的共享中断，但是共享中断还有一种数据类型也就是PS外设引起的中断
朽月·2020-08-04 09:32

Zynq器件的时钟系统

目录前言1.系统PLL介绍2.时钟使用模式（1）正常操作情况：（2）bypass旁路模式：3.时钟分支（ClockBranches）4.系统时钟域5.CPUCLOCK附录前言Zynq器件的时钟子系统是PS
Ye__sea·2020-08-04 09:56

zynq中PS通过MIO控制LED

这几天在学习zynq，zynq芯片集成了两片arma9的内核，和xilinx的fpga可编程部分集成在一块芯片上面。
蜗牛一步一步往上爬·2020-08-04 09:51

zynq PS控制PL端流水灯2

参见我的工程E:\vivado_program\ILA_VIO该例程是在ZC706开发板上实现的，在vivado中如下所示：led_ip是自己定制的，程序如下所示：modulemy_led#(parameterintegerLED_WIDTH=4)(inputwireACLK,inputwireARESETN,inputwireslv_reg_wren,inputwire[31:0]WDATA,o
yanxiaopan·2020-08-04 09:11

neon汇编优化实例讲解

从一个复数点积算法看NEON的汇编优化由技术编辑于星期五,03/21/2014-15:05发表摘要：本文通过一个真实案例（4096点双精度浮点复数点积算法），描述了使用Zynq-7000NEON进行算法优化的过程以及一些关键技巧
yang_qi168·2020-08-04 09:17

【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验

文章目录7.PL按键中断实验工程建立下载调试7.PL按键中断实验前面的定时器中断实验的中断属于PS内部的中断本实验中断来自PLPS最大可以接收16个来自PL的中断信号，都是上升沿或高电平触发本实验用按键中断来控制LED工程建立本实验所用的Vivado工程只需要在“ps_axi_led”这个工程上添加用于按键输入的AXIGPIO就可以新的工程名为“ps_axi_key添加一个AXIGPIO配置GPI
xyz_·2020-08-04 08:59

ARM裸机开发之基于S3C2451的电子相册开发

该项目的制作是用的友善之臂的Mini2451开发板。简单先介绍一下该电子相册的主要功能即操作：开发板上一共有4个按键，K1是进入选择界面，选择界面中K2为手动切换，K3为自动切换，在自动切换模式中K1可以暂停，手动模式下K2、K3分别为上一张和下一张。K4则是关闭相册回到主界面。在PC端可以使用上位机进行操作，可以开启关闭相册，切换图片，同步标准时钟，设置时钟，设置闹钟、LED灯闪烁等。主要用到了
wxx258369·2020-08-04 08:45

zynq学习01 zynq 单独使用PL模块点亮led

对于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白，大多数是PS+PL实验。如果是刚开始接触ZC706板，想写一个单独的PL程序时，你肯定以为很快就可以上手。但是如果你开始详细了解ZC706的核心芯片XC7Z045会发现一个关键性问题，就是时钟的使用。XC7Z045所使用PL时钟输入是以差分对的形式输入的，那在程序当中怎么搞嘞？？？疑惑？？？不解了吧？下面请看实例：对于
长弓的坚持·2020-08-04 08:31

[ZYNQ入门宝典]年轻人的第一盏LED灯

碎碎念：在ZYNQ系列芯片中，用BD文件搭建PL_PS全系统是最常见的设计手段，设计BD文件最基本的操作就是基于IP的框图搭建。
ERROR:99·2020-08-04 06:09

zynq--7z035 官方zynq开发板实现PL按键通过EMIO扩展到PS控制PL的LED（采用中断模式）

前面的部分请参考：https://blog.csdn.net/weixin_42066185/article/details/104066170将上面的例子修改成为中断模式情况：/**main.c**Createdon:2020年1月21日*Author:Scottar*/#include"stdio.h"#include"xparameters.h"#include"xgpiops.h"#inc
没有水杯和雨伞的工科男·2020-08-04 06:54

关于zynq

ddr2片ddr3，216位设mig内核时钟频率为400m，则数据频率为800m,带宽为800mhz32bit.XDLVivado的约束文件.UCFISE的约束文件microblaze(软核）使用类似于zynqcpu
Cheryl_Lv·2020-08-04 06:24

ZYNQ 学习之PLL产生时钟点亮LED

modulepll_led(inputclk_sys,inputrst_n,outputreg[7:0]led);wireclk_50M;wirelocked;reg[31:0]timer_cnt;//产生50MHz时钟给led工作使用clk_wiz_0clk_50M_init(//Clockoutports.clk_out1(clk_50M),//outputclk_out1//Statusan
Bronceyang131·2020-08-04 06:17

ZynqNet解析（四）FPGA端程序解析

背景：ZynqNet能在xilinx的FPGA上实现deepcompression的网络，FPGA端程序运用传入每层数据运算后存在DRAM上。目的：读懂ZynqNet的FPGA端的代码。
祥瑞Coding·2020-08-04 05:32

嵌入式Linux裸机开发（八）——S5PV210中断处理流程

嵌入式Linux裸机开发（八）——S5PV210中断处理流程中断是一个过程，是CPU在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程。
weixin_34220623·2020-08-04 05:57

Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？那就进来看看吧

Zynq7000术语详解，不懂啥是PL，PS，APU，SCU？
weixin_34032779·2020-08-04 05:28

嵌入式Linux裸机开发（六）——S5PV210时钟系统

嵌入式Linux裸机开发（六）——S5PV210时钟系统一、时钟系统简介外设工作需要一定频率的时钟，这些时钟都由系统时钟提供。系统时钟一般由外部低频24MHZ晶体振荡器通过锁相环电路PLL倍频产生。
weixin_33889665·2020-08-04 05:47

驱动学习5： zynq实现点亮led

驱动代码：#include#include#include#include#include#include#include//包含了device、class等结构的定义#include//包含了ioremap、iowrite等内核访问IO内存等函数#include//包含了copy_to_user、copy_from_user等#defineDEVICE_NAME"axiled"#defineCL
weixin_30420305·2020-08-04 04:10

Zynq7000术语详解

URL:http://www.openhw.org/bbs/article_1237_380029.html相信大家刚看到Zynq手册的时候，对着那么一大堆缩略语肯定是一头雾水，特转来一篇文章，为大家解惑摘要
公孙璃·2020-08-04 03:47

初学Zynq与Vivado

板子型号是XilinxZynq-7000XC7Z045FFG900–2也就是这一块：【可能需要科学上网】http://www.xilinx.com/products/boards-and-kits/ek-z7
Joyce_Ng·2020-08-04 03:44

FPGA - Zynq - 加载 - BootRom

FPGA-Zynq-加载-BootROM题外话BootROMBootROMHeaderDefinitionBootROMHeaderSearchingandLoading总结题外话第一次使用Markdown
禾刀围玉·2020-08-04 02:22

MYIR-ZYNQ7000系列-zturn教程(26)：自定义axi_lite IP点亮LED灯

开发板环境：vivado2017.4，开发板型号xc7z020clg400-1，这个工程主要功能是自定义一个axi_liteIP然后在SDK中控制LED闪烁工程链接：https://pan.baidu.com/s/1W2p50NZP6hKMQEdFbTcLDA提取码：r5knstep1新建一个vivado工程和自定义一个axi_liteIP核然后在这个工程路径下新建一个IP文件夹用于存放自定义IP
虚无缥缈vs威武·2020-08-04 01:33

MYIR-ZYNQ7000系列-zturn教程(4)：gpio_emio

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要本章描述怎样通过EMIO引出GPIO，并控制三色灯D34（博客末尾为大家提供了网盘的工程源代码大家可以下载）step1这是已经新建好的vivdao工程(如果大家不会新建vivado工程请参考我上篇博文hello_worldhttp://blog.csdn.net/taowei1314520/article/
虚无缥缈vs威武·2020-08-04 01:33

zynq FPGA学习杂谈记录

1.关于XADCzynq及7系列FPGA均包含一个XADC硬核模块，含2个12-bit1MSPSA/D，这东西可以不例化就能正常工作，但若想通过FPGA逻辑访问状态寄存器，则必须例化2.Build-inFIFO
tc_xjyxhd·2020-08-04 01:01

MYIR-ZYNQ7000系列-zturn教程(6)：uart_cycle

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要实现的功能是能在uart上进行数据的回传，也就是串口调试助手发送数据后开发板接收到后会将数据返回给串口。（博客末尾为大家提供了网盘的工程源代码大家可以下载）step1这是已经新建好的vivdao工程(如果大家不会新建vivado工程请参考我上篇博文hello_worldhttp://blog.csdn.ne
虚无缥缈vs威武·2020-08-04 01:00

MYIR-ZYNQ7000系列-zturn教程(2)：Hello_World

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1（工程末尾提供了工程源代码大家可以去网盘下载）step1点击File->NewProject新建一个vivado工程step2在弹出的对话框中点击Nextstep3在弹出的对话框中填写工程保存路径和工程名，如下图所示step4单击Nextstep5单击Nextstep6单击Nextstep7在弹出的对话框中选择Speed
虚无缥缈vs威武·2020-08-04 01:00

MYIR-ZYNQ7000系列-zturn教程(5)：gpio_axi

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要功能是调用一个axi_gpio核然后通过这个axi_gpio核控制三色灯D34闪烁。Step1这是已经新建好的vivdao工程Step2点击FlowNavigator下的CreateBlockDesion新建一个BlockDesion在弹出的对话框中可以自己填写新建的BlockDesion名称，我这里选择默
虚无缥缈vs威武·2020-08-04 01:00

ZYNQ入门闪灯

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:2017/08/1315:26:59//DesignName://ModuleName:led//ProjectName://Ta
师英杰·2020-08-04 00:35

ZYNQ（二）：PS定时器使用

说明：开发软件：vivadeo和SDK开发平台：黑金的zynq7010一、具有中断的定时器二、简单定时器说明：私有定时器zynq中每个ARMcore都有自己的私有定时器，私有定时器的工作频率为CPU的一半
呆木木-先生·2020-08-03 23:13

ZYNQ的学习记录 - SOC(1)硬件环境搭建

首先，搭建一个硬件环境：ZYNQ里面DDR、时钟、外设IO的配置跟板子有关，比如之所以选择48、
全栈程序汪·2020-08-03 22:23

ZYNQ笔记（一）

软核处理器和硬核处理器的区别也很明显，软核处理器主要通过FPGA片内的LUT、BRAM等设计资源实现的，比如xilinx公司提供的MicroBlaze软核；而硬核处理器就不一样了，是使用硅片上专门的单元实现一个处理器，比如Zynq
JOY_shiyue·2020-08-03 22:18

PYNQ开发板使用 Vivado PL 及PS调用

PYNQ手册原理图管脚等http://www.tul.com.tw/productspynq-z2.htmlPL使用当做zynq的FPGA单独使用，verilog语言microUSB下载，跳线换成JTAG
rrr2·2020-08-03 22:27

ZYNQ-什么是IP核

IP核（IntellectualPropertycore）知识产权核或知识产权模块。IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。概述IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块。随着CPLD/FPGA的规模越来越大，设计越来越复杂（IC的复杂度以每年55%的速率递增，而设计能力每年仅提高21
温温尔耳·2020-08-03 21:06

ZYNQ 使用EMIO点亮LED

硬件：XilinxZynq-7000SoCZC706版本:vivado2015.4目的：同时闪烁3个灯。点亮分为PS和PL两部分。PL属于硬件连接。
决战北京城·2020-08-03 20:18

基于zynq的网络性能测试工具

Netperf是一种网络性能测量工具,主要针对基于TCP或UDP的传输,Netperf根据应用的不同,可以进行不同模式的网络性能测试，即批量数据传输（bulkdatatransfer）模式和请求/应答（request/reponse）模式。Netperf测试结果所反映的是一个系统能够以多快的速度向另外一个系统发送数据，以及另外一个系统能够以多块的速度接收数据。一netperf简介1.1.工作原理N
mz454619501·2020-08-03 20:58

ZYNQ关于挂载UBI卷时候出现的错误

问题描述：zynq挂载ubi卷的时候，出现错误zynq>ubimkvol/dev/ubi0-n0-Nuavde-s35MiBlibubi:error!
mz454619501·2020-08-03 20:27

zynq i2c软核连接mcp79410RTC

1、设备树更改IIC:i2c@0x41600000{compatible="xlnx,xps-iic-2.00.a";interrupt-parent=;interrupts=;reg=;clocks=;#address-cells=;#size-cells=;mcp_rtc:rtc@6f{compatible="microchip,mcp7941x";reg=;};};2、因为mcp7941用到
ma_cheng_yuan·2020-08-03 19:42

ZYNQ1-PL端调用PS端的时钟

PL端调用PS端的时钟对于ZYNQ7系列开发板中，XC7z020CLG400的开发板中，PL端没有独立的时钟供给，如需用到PL端的开发，可以调用PS端的时钟或者在底板上外接时钟。
灵思2019·2020-08-03 19:27

zynq的Microblaze软核运行

helloworld.c内容:/********************************************************************************Copyright(C)2009-2014Xilinx,Inc.Allrightsreserved.**Permissionisherebygranted,freeofcharge,toanypersonob
liuzq·2020-08-03 19:56

pynq-z2 初识(五) PYNQ-Z2的基本框架和设计内容初探

文章目录基本框架OverlayDesign设计PL设计OverlayTclfileZynq的PS端设置已有的overlay基本框架Zynq是基于双核ARMCortex-A9处理器(称为处理系统或PS-ProcessingSystem
豆沙粽子好吃嘛!·2020-08-03 18:24

S3C2416裸机开发系列一_裸机开发环境以及启动模式

S3C2416裸机开发系列一裸机开发环境以及启动模式象棋小子10482729751.S3C2416概述S3C2416是低功耗、高性能、低成本的SAMSUNGARM9（ARM926EJ）处理器，目前三星已停止生产
huang20083200056·2020-08-03 17:24

学习ZYNQ之FPGA8（led灯闪烁）

上图为控制led灯闪烁的原理图，其中时钟信号、复位信号为输入信号，led为输出信号，led包括led0和led1，所以输出信号应该是两位的，时钟的频率为50MHz，所以计时一秒需要50M次。本次实验以两个灯分别亮0.5秒。核心板和底板的led灯都是共阴极的，需要给高电平。moduleled_twinkle(inputclk,//定义时钟信号inputrst_n,//定义复位信号，低电平有效outp
带刺的小乌龟·2020-08-03 15:10

嵌入式技术学习笔记（十）

（1）通信设备：①网卡：pc机自带②路由器，交换机③光纤，电缆，基站（2）通信协议：操作系统自带协议栈（linux的特点就是有丰富的网路协议）；裸机开发需要独立的协议栈（3）简单网络通信只需要学会使用系统
a1152946932·2020-08-03 14:11

ZYNQ进阶之路1--PL流水灯设计

对ZYNQ的学习的渴望由来已久，前不久买了一个基于xc7z010的开发板，现在将自己的学习的进阶之路记录在此，希望能给想要入门的ZYNQ学习者一点帮助，本人也刚开始学习，能力有限，其中若有不足之处希望大家多多交流
鹏哥DIY·2020-08-03 14:20

SylixOS 基于ZYNQ的时钟频率修改详解

概述本文档以ZYNQ7000平台为例，详细介绍如何去修改ZYNQ的时钟频率。时钟频率修改流程ZYNQ7000的时钟频率修改流程，如图2.1所示。
WY_Studying·2020-08-03 14:20

Xilinx Zynq-7000 SoC高性能处理器的串口、CAN接口

TLZ7x-EasyEVM是广州创龙基于XilinxZynq-7000SoC设计的高速数据采集处理开发板，采用核心板+底板的设计方式，尺寸为160mm*108mm，它主要帮助开发者快速评估核心板的性能。
Tronlong_·2020-08-03 14:01

ZYNQ7000开发板（zedboard）定时器中断实验——LED闪烁

vidoda设计和gpio_mio实验硬件相同PS-PLConfiguration->generalSDK设计#include#include"xparameters.h"#include"xgpiops.h"#include"xstatus.h"#include"xplatform_info.h"#include#include"sleep.h"#include"xscutimer.h"#inc
RyanLee90·2020-08-03 13:45

Xilinx ZYNQ开发板资料共享

ZYNQ7010【ZYNQ】特权老师XilinxZYNQ资料【ZYNQ】黑金AX7010ZYNQ7015【ZYNQ】黑金XilinxZYNQ资料（7015）ZYNQ7020【ZYNQ】黑金AX7020【
碎碎思·2020-08-03 13:04

S5P4418裸机开发（十四）：TIMER

概述S5P4418，5个定时器Timers0,1,2,and3有连接GPIO，可以输出PWM时钟源PCLK，2nboot默认配置为200MHzTimers0and1共享一个预分频器，Timers2,3,and4共享另外一个…相关寄存器寄存器功能TCFG0死区，预分频TCFG1DMA，分频TCON自动重装载，手动更新，输出翻转，启动/停止定时器TCNTB存放重装载值TCMPB0比较值TCNTO0RO
Mnnk·2020-08-03 13:43
上一页 27 28 29 30 31 32 33 34 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他