ZYNQ裸机开发

超过飞飞系列-ZYNQ之FPGA学习1.1简介

简介ZYNQ全程Zynq-7000AllProgrammableSoC。实际上是一个片上系统（SystemonChip，SoC）。
飞飞要我要在你上面·2020-08-07 17:10

超过飞飞系列-ZYNQ之FPGA学习3.4PWM控制呼吸灯（基于正点原子ZYNQ）

一、基础知识50MHz——时钟，20ns——周期，要计算频率1KHz，则50000/1=50000次高电平有效二、程序modulebreath_led(inputsys_clk,//时钟信号50Mhzinputsys_rst_n,//复位信号outputled//LED);//regdefinereg[15:0]period_cnt;//周期计数器频率：1khz周期:1ms计数值:1ms/20ns
飞飞要我要在你上面·2020-08-07 17:10

S5P6818裸机开发系列－－源码下载

S5P6818裸机系列教程源码【合集】包括以下裸机源码：S5P6818裸机系列教程之stdioS5P6818裸机系列教程之shell命令行S5P6818裸机系列教程之串口回显S5P6818裸机系列教程之复位测试S5P6818裸机系列教程之led跑马灯S5P6818裸机系列教程之按键查询方式并控制蜂鸣器S5P6818裸机系列教程之按键查询方式S5P6818裸机系列教程之按键中断测试S5P6818裸机
QQ8192542·2020-08-07 15:18

使用buildroot来编译文件系统

2015-1-9用buildroot来制作文件系统很方便,编译出来的文件系统是直接可用的,不用添加脚本等麻烦的工作,很多的库和app都可以直接添加到文件系统里边,如常用的udhcpc,tftp等.本文以以ZYNQ7010
青蛙嘎嘎·2020-08-07 15:03

zynq点亮sp端LED并且输出打印信息

前言：实现配置PI核并且点亮PS端LED，并打印信息ZYNQ创建工程之后首先创建IP核，zynqprocessingsystem由于功能简单只需要设置一下DDR存储器和UART所配置的I/O引脚，uart
蜉蝣撼树·2020-08-07 14:57

ZedBaord-学习1：Zynq入门PL之LED

article/details/11701595遇到的问题：（1）下载失败参考这篇文章http://blog.csdn.net/xzyiverson/article/details/11708915通过Zynq
星克曼·2020-08-07 14:20

02-ZYNQ学习（逻辑篇）之FPGA LED控制实验

一、创建工程1.启动Vivado2015.4开发环境(在开始菜单中选择XilinxDesignTools->Vivado2015.4->Vivado2015.4。或者双击桌面的Vivado2015.4的图标直接打开软件。2.在Vivado2015.4开发环境里双击CreateNewProject的图标。3.弹出一个Vivado的工程向导，点击Next按钮。4.在弹出的对话框中输入工程名和工程存放的
【星星之火】·2020-08-07 13:38

PYNQ上手笔记 | ① 启动Pynq

PYNQ项目是一个支持XilinxZynq器件的开源软件框架，目的在于借助Python降低Zynq嵌入式系统开发门槛，有丰富的组件：可编程逻辑的
dongchao6589·2020-08-07 13:01

Kevin_HeYongyuan Zynq Cache问题的解决方法

Kevin_HeYongyuanZynqCache问题的解决方法原文转自：http://www.openhw.org/module/forum/thread-546879-1-1.html在进行PS-PL
dongtingxun123·2020-08-07 13:31

ZYNQ7000系列 DDR读取正确性

【摘要】使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。
dongtingxun123·2020-08-07 13:31

zynq7000平台AXI_lite与Native FIFO接口设计

最近玩了一下xilinx的zynq7000系列，用的是黑金的一款开发板，主要是用来测试一款ADC。
at91rm9200·2020-08-07 12:17

device tree中对PCIe的描述

/dts-v1/;/{compatible="xlnx,zynqmp-zu9","xlnx,zynqmp";#address-cells=;#size-cells=;model="ZCU102RDB
ambercctv·2020-08-07 12:42

[Xilinx ZYNQ] #5 常用电平接口

FPGA和ZYNQ开发中会涉及各种电平接口，如下图注:可参考UG471--SupportedI/OStandardsandTerminations章节LVTTL、LVCMOS总所周知，TTL和CMOS是数字电路中两种常见的逻辑电平
Zenor_one·2020-08-07 12:40

超过飞飞系列-ZYNQ之FPGA学习3.1点亮LED灯（基于正点原子ZYNQ）

一、基础知识由于二极管样机与ZYNQ的管教相连，只需要改变与LED灯相连的ZYNQ管脚的电平，LED灯的亮灭状态就会发生变化。高电平——亮，低电平——灭。
飞飞要我要在你上面·2020-08-07 10:19

在Zynq AP SoC设计中使用HLS IP（一）

本文展示了如何在ZynqAPSoC设计中使用HLSIP。在Zynq器件应用VivadoHLSIP这里集成了HLSIP和由HLS创建的软件驱动，目的是控制在Zynq器件上实现的IP设计。
钱小波·2020-08-05 15:46

FPGA实践教程（一）用HLS将c程序生成IPcore

本文档系列是我在实践将神经网络实现到Xilinx的zynq的FPGA上遇到的问题和解决方法。
祥瑞Coding·2020-08-05 15:45

ZynqNet解析（五）具体硬件实现

背景：ZynqNet能在xilinx的FPGA上实现deepcompression。目的：读懂zynqNet的代码中关于硬件实现的部分。
祥瑞Coding·2020-08-05 15:45

Zynq开发之HLS

Zynq开发之HLS由FPGA菜鸟于星期三,06/28/2017-11:53发表HLS简介HLS(HighLevelSynthesis)即高层次综合，不同于以往的FPGA逻辑开发，是用HDL编写的，开发周期长
weixin_33724659·2020-08-05 14:31

ARM裸机开发环境总结

简单的嵌入式系统如单片机，不配置OS层，程序需要自己初始化硬件环境运行，称为裸机程序。逻辑程序需要直接操作硬件设备，所有一般采用少量汇编加C语言。“编码-》编译-》调试-》下载”编译器目前分为两大类：armcc(ARM标准编译器)arm-linux-gcc(GNUARM-Linux).编译出ELF格式的文件需要转换成BIN格式以供裸机运行。可以用ADS自动转换，也可以用arm-linux-objc
1504115478·2020-08-05 14:15

Vivado HLS（zynq TRD）源码分析

概述源码是官方的2014.4TRD工程里的，整个工程是基于zc702板子的，但手里只有块小zybo>_Y_WINDOW;//typedefhls::LineBufferY_BUFFER;//hls特有的memory结构具体特征说明见下方for(introw=0;row>new_pix;tempx=new_pix;buff_A.insert_bottom(tempx.val[0],col);//插入
TiH2S·2020-08-05 14:32

ZYNQ学习（二）----关于video in to axi4-stream

ZYNQ学习（一）分析了AXISTREAM的接口信号。分析VDMA之前，先看看PG043VideoIntoAXI4-Stream对于video转成AXIS的处理。
skyplain1984·2020-08-05 14:42

zynq开发之HLS

HLS简介HLS(HighLevelSynthesis)即高层次综合，不同于以往的FPGA逻辑开发，是用HDL编写的，开发周期长、难度大。而HLS可以使用C,C++，SystemC以及OPenCL等编写，通过高层次综合，可以把软件代码转化为硬件描述语言，可以大大加快开发速度，使软件工程师也可以编写硬件语言。HLSOpenCV简介OpenCV是开源的图像处理和计算机视觉库，它支持多种操作系统、包含多
skyplain1984·2020-08-05 14:42

Zynq学习（一）----AXI STREAM接口

AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口，它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合，允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。AXI4-Stream接口的信号线定义如下所示。比较重要的信号线有：ACLK为时钟线，所有信号都在ACLK上升沿被采样；ARESETn为复
skyplain1984·2020-08-05 14:11

zynq hls定点数计算

本节介绍如何使用HLS进行定点运算以及如何与zynqcpu交互。HLS中，有头文件ap_fixed.h，极大的方便了我们使用定点数，具体情况略。
qq_40268672·2020-08-05 14:49

Tiny4412裸机开发过程（三） ------ 安装交叉编译器和编译烧写uboot

这一节就正式开始我们的环境搭建了。第一个要搭建的是编译环境，之前讲过为了能够在Ubuntu下编译4412能够运行裸机程序，所以就要安装交叉编译器。我用的交叉编译器，是友善之臂官方给的arm-linux-gcc-4.5.1版本。链接：https://pan.baidu.com/s/1MEh919p5HUZYeM6JkEx0ow密码：lvq3如果你做好上一节的准备工作，那么你就可以直接用cuteftp
可以吃的鱼·2020-08-05 13:15

一起学mini2440裸机开发(九)--ARM中断控制系统

ARM处理器程序的执行流程种类●正常执行：每执行一条ARM指令，程序计数器PC的值自动加4。这一过程描述了应用程序顺序执行的状态。●跳转执行：通过B、BL跳转执行，实现程序在一定范围内的跳转执行。这一过程描述了ARM处理器程序执行过程中的过程调用。●中断处理：在应用程序执行过程中，发生中断后，ARM处理器在执行完当前指令后，跳转到上述中断对应的中断处理程序处去执行，执行完中断处理程序后，再返回到发
玖零大壮·2020-08-05 13:33

一起学mini2440裸机开发(十)--mini2440外部中断实验

我今天一整天都在试着将TQ2440的那种处理中断的方法（即安装中断向量表）移植到MDK中的mini2440，但是一直没成功，这种方法一直没成功，后来又想，还是先从最简单的开始吧，就是不利用中断向量表，直接像利用51单片机那样的中断一样使用它，但是也没成功。考虑到程序跑飞的可能性，将程序利用MDK中的Download功能下载到了NorFlash中去，竟然行了，想了想原因，明白是怎么回事了。我原来是利
玖零大壮·2020-08-05 13:33

"30年---我与赛灵思FPGA的故事”：ZYNQ-7000使用总结(6) ——AXI接口简述

由allan于星期五,06/27/2014-17:35发表在前面的几个例子中，我们经常会看到AXI接口或是总线，那么AXI到底是什么呢？如果你想进行系统的了解，可以查阅Xilinx的文档UG761《AXIReferenceGuide》。这里如文章题目，只是做一个简答的介绍，主要提炼出一些知识点。大部分是翻译的那篇文章，有的地方为了表述准确，直接引用原文。AXI全称AdvancedeXtensibl
青蛙嘎嘎·2020-08-05 13:36

xilinx文档汇编-草稿

文章目录用户手册hlsMPSoC:EmbeddedDesignTutorialzynqpetalinuxtimingTCLVivado设计方法OOC提高vivado的编译速度logicdelay、netdelay
jerwey·2020-08-05 13:35

GP笔记

workplace\G_Pulse\U_BOOT_fromGP\boot}loady0x10000000%cdimages/linux%petalinux-package--boot--formatBIN--fsblzynqmp_fsbl.elf
jerwey·2020-08-05 13:35

zynq学习笔记

文章目录petalinux设计流程简介设计流程步骤1.petalinux-createpetalinux-create-tprojectpetalinux-create-tCOMPONENT2.petalinux-config3.petalinux-build4.petalinux-packagebootprebuiltpetalinux-bootSDboot自定义工程设置INITRAMFS启动自
jerwey·2020-08-05 13:35

ViVADO HLS 图像的获取

使用VIVADOHLS视频库在zynq-7000全可编程soc上加速OPENCV应用的开发，将大大提升我们的计算机视觉开发。
微信公众号：FPGA开源工作室·2020-08-05 12:29

制作ZedBoard-linaro-desktop-ubuntu全过程之运行linaro系统

ZedBoard-linaro-desktop-ubuntu全过程作者：Alston若水1、准备阶段（1）目标板子：ZedBoardREVD系统信息：（装完以后的，比官方带的系统要更新很多东西）Model:ZynqZedDevelopmentBoardBoard
Alston若水·2020-08-05 12:11

【ARM从裸机到uboot 0 】基于全志A20

总体介绍概要本专栏将包括ARM的环境搭建ARM裸机开发流程ARM裸机开发uboot概要uboot大概讲述uboot移植*至于最后操作系统的学习就，，，靠大家自己艰苦奋斗了（我也是刚刚开始学习嵌入式）今天就说说环境的搭建首先不用说
Quantum_Chenjiu·2020-08-05 12:38

物联网系列 STM32 + RT-thread 教程

1、学会裸机开发、嵌入式li
连志安的博客·2020-08-05 09:16

嵌入式Linux学习笔记9——解决undefined reference to `__aeabi_uidivmod'和undefined reference to `__aeabi_uidiv'错误

学习ARM裸机开发的过程中在linux-gcc4.4.3编译器中进行编译的时候出现了报错报错内容为__aeabi_uidivmod和__aeabi_uidiv通过查询了解到主要是因为编译器不支持硬件除法运算
Horse~·2020-08-05 01:39

ZYNQ 时钟子系统

SDIO/SMC/SPI/QSPI/UARTClock5、USB/Etherent/CANClock6、GPIO/I2CClock7、PLClock7、ClockControlRegisters在介绍完《ZYNQ
爱洋葱·2020-08-04 10:56

基于ZYNQ的中断的使用(3)

基于ZYNQ的串口中断的使用项目简述共享中断概述PL端设计PS端设计测试结果总结项目简述前面的文章我们已经讲过CPU之间的软中断，PS与PL之间的共享中断，但是共享中断还有一种数据类型也就是PS外设引起的中断
朽月·2020-08-04 09:32

Zynq器件的时钟系统

目录前言1.系统PLL介绍2.时钟使用模式（1）正常操作情况：（2）bypass旁路模式：3.时钟分支（ClockBranches）4.系统时钟域5.CPUCLOCK附录前言Zynq器件的时钟子系统是PS
Ye__sea·2020-08-04 09:56

zynq中PS通过MIO控制LED

这几天在学习zynq，zynq芯片集成了两片arma9的内核，和xilinx的fpga可编程部分集成在一块芯片上面。
蜗牛一步一步往上爬·2020-08-04 09:51

zynq PS控制PL端流水灯2

参见我的工程E:\vivado_program\ILA_VIO该例程是在ZC706开发板上实现的，在vivado中如下所示：led_ip是自己定制的，程序如下所示：modulemy_led#(parameterintegerLED_WIDTH=4)(inputwireACLK,inputwireARESETN,inputwireslv_reg_wren,inputwire[31:0]WDATA,o
yanxiaopan·2020-08-04 09:11

neon汇编优化实例讲解

从一个复数点积算法看NEON的汇编优化由技术编辑于星期五,03/21/2014-15:05发表摘要：本文通过一个真实案例（4096点双精度浮点复数点积算法），描述了使用Zynq-7000NEON进行算法优化的过程以及一些关键技巧
yang_qi168·2020-08-04 09:17

【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验

文章目录7.PL按键中断实验工程建立下载调试7.PL按键中断实验前面的定时器中断实验的中断属于PS内部的中断本实验中断来自PLPS最大可以接收16个来自PL的中断信号，都是上升沿或高电平触发本实验用按键中断来控制LED工程建立本实验所用的Vivado工程只需要在“ps_axi_led”这个工程上添加用于按键输入的AXIGPIO就可以新的工程名为“ps_axi_key添加一个AXIGPIO配置GPI
xyz_·2020-08-04 08:59

ARM裸机开发之基于S3C2451的电子相册开发

该项目的制作是用的友善之臂的Mini2451开发板。简单先介绍一下该电子相册的主要功能即操作：开发板上一共有4个按键，K1是进入选择界面，选择界面中K2为手动切换，K3为自动切换，在自动切换模式中K1可以暂停，手动模式下K2、K3分别为上一张和下一张。K4则是关闭相册回到主界面。在PC端可以使用上位机进行操作，可以开启关闭相册，切换图片，同步标准时钟，设置时钟，设置闹钟、LED灯闪烁等。主要用到了
wxx258369·2020-08-04 08:45

zynq学习01 zynq 单独使用PL模块点亮led

对于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白，大多数是PS+PL实验。如果是刚开始接触ZC706板，想写一个单独的PL程序时，你肯定以为很快就可以上手。但是如果你开始详细了解ZC706的核心芯片XC7Z045会发现一个关键性问题，就是时钟的使用。XC7Z045所使用PL时钟输入是以差分对的形式输入的，那在程序当中怎么搞嘞？？？疑惑？？？不解了吧？下面请看实例：对于
长弓的坚持·2020-08-04 08:31

[ZYNQ入门宝典]年轻人的第一盏LED灯

碎碎念：在ZYNQ系列芯片中，用BD文件搭建PL_PS全系统是最常见的设计手段，设计BD文件最基本的操作就是基于IP的框图搭建。
ERROR:99·2020-08-04 06:09

zynq--7z035 官方zynq开发板实现PL按键通过EMIO扩展到PS控制PL的LED（采用中断模式）

前面的部分请参考：https://blog.csdn.net/weixin_42066185/article/details/104066170将上面的例子修改成为中断模式情况：/**main.c**Createdon:2020年1月21日*Author:Scottar*/#include"stdio.h"#include"xparameters.h"#include"xgpiops.h"#inc
没有水杯和雨伞的工科男·2020-08-04 06:54

关于zynq

ddr2片ddr3，216位设mig内核时钟频率为400m，则数据频率为800m,带宽为800mhz32bit.XDLVivado的约束文件.UCFISE的约束文件microblaze(软核）使用类似于zynqcpu
Cheryl_Lv·2020-08-04 06:24

ZYNQ 学习之PLL产生时钟点亮LED

modulepll_led(inputclk_sys,inputrst_n,outputreg[7:0]led);wireclk_50M;wirelocked;reg[31:0]timer_cnt;//产生50MHz时钟给led工作使用clk_wiz_0clk_50M_init(//Clockoutports.clk_out1(clk_50M),//outputclk_out1//Statusan
Bronceyang131·2020-08-04 06:17

ZynqNet解析（四）FPGA端程序解析

背景：ZynqNet能在xilinx的FPGA上实现deepcompression的网络，FPGA端程序运用传入每层数据运算后存在DRAM上。目的：读懂ZynqNet的FPGA端的代码。
祥瑞Coding·2020-08-04 05:32
上一页 26 27 28 29 30 31 32 33 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他