ZYNQ裸机开发

Booting Zynq UltraScale Via JTAG，Xilinx MPSOC平台使用JTAG加载和运行Uboot的脚本

基本步骤：•ProgramtheProgrammableLogic(PL)bitstream•LoadthePMUfirmware(PMUFW)image•LoadtheFSBLbinary•LoadU-Boot•LoadARMTrustedFirmware(ATF)2tcl脚本targets-set-nocase-filter{name=~"*PL*"}fpgadesign.bittargets
ambercctv·2020-07-27 18:45

ZYNQ BOOT.bin 的制作方法

ZYNQBOOT.bin的制作方法参考地址：（防丢失）ZYNQ之uboot，kernel，设备树，文件系统生成。
Hold人民币·2020-07-27 15:57

RT-Thread学习笔记（6）- RT-Thread中断服务程序的书写注意

在RT-Thread中，中断服务程序的书写和在裸机开发的写法差不多，区别是加入一组API函数，如下：rt_interrupt_enter();//通知操作系统此时进入中断状态rt_interrupt_leave
Gl-Young·2020-07-27 12:52

IC技术圈期刊 2020年 第07期

】#SOC设计#arm#FPGA点击阅读数字积木【集创赛】基于arm处理器的SOC设计【2】#SOC设计#arm#FPGA点击阅读数字积木肝了2w字长文，教你如何写好状态机#FPGA#状态机#FSM#ZYNQ
白山头·2020-07-27 11:58

Xilinx SDSoC支持16nm ZynqUltrascale+ MPSoC软件定义编程

(NASDAQ:XLNX))今天宣布推出SDSoC™开发环境2016.1版，支持Zynq系列SoC和MPSoC使用C和C++语言进行软件定义编程,并支持近期新推出的16nmZynq®UltraScale
GMY20·2020-07-27 11:14

zynq7020AMP测试

计划1阶段达成目标cpu0跑Linux、cpu1跑裸机程序cpu1的程序由cpu0启动linux后再进行加载，这样方便日后的版本管理cpu0和cpu1各控制一个串口，便于调试cpu0和cpu1之间应当进行至少一次通信用于验证基于openamp框架基于硬件为黑金alinx开发板，板载由ps_uart0/ps_uart1用于验证，软件环境为2018.2开始硬件环境准备vivado构建一个用于验证的最小
tccxy·2020-07-27 10:00

zynq7020AMP（LINUX+裸机）核间中断 SGI

zynq7020的核间中断SGI手里有块7020的开发板想做zynq的核间中断的原始驱动力是最开始做amp的测试（一个核跑linux+一个核跑裸机）关于amp的实现方式赛灵思提供了ug1186即openampxapp1087
tccxy·2020-07-27 10:00

zynq ultrascale+ AMP（ultra96-v2）方案验证

基于ultra96v2的amp方案验证目标计划1.zu3eg下4*apu部署linux+ubuntu16.04操作系统2.zu3eg下2*rpu部署freertos系统3.rpu的程序固件由apu的系统启动后再进行加载4.apu与rpu完成可靠通信5.rpu控制can外设，硬件定时器，完成在20ms的周期定时下向外发送can信号6.在满足5的情况下完成rpu控制can接收数据并发送给apu的lin
tccxy·2020-07-27 10:00

ZYNQ uboot 网络调试

---title:file_nameEntryName:file_namedate:2020-07-2306:50:53categories:tags:---章节描述：介绍一次uboot调试网络的经验。背景使用Vivado配置好网络，并在PetaLinux中构建了完整的uboot、kernel、rootfs以后，发现网络有问题。>ping192.168.168.1ethernet@e000b000
黄树超·2020-07-23 18:00

Vivado使用入门

最近要开发Zynq中的ARM程序，对FPGA这套不懂，记录下入门过程。
Youngfon·2020-07-17 20:48

Exynos4412裸机开发系列教程－－LED流水灯

对于任何一门编程语言的学习，绝大部分都是从HelloWord开始的，但是对于大部分嵌入式驱动开发者，通常都是从点Led灯开始的，前人有言，给我一个发光二极管，我将点亮整个世界，从这格层面上讲，点灯已是一种方便快捷的调试手段。同样，本教程也不列外，所有的一切都从点亮一颗Led开始。任何一款SOC芯片，其外围必定有一堆扩展IO口，通常这些IO是和各种内部外设复用的，比如串口的TXD、RXD信号既可以做
QQ8192542·2020-07-16 04:07

zynq 7000 AMP模式 双裸核CPU同时运行

本实验通过学习https://blog.csdn.net/long_fly/article/details/79335025而来。从软件的角度来看，多核处理器的运行模式有三种：AMP（非对称多进程）：多个核心相对独立的运行不同的任务，每个核心可能运行不同的操作系统或裸机程序，但是有一个主要核心，用来控制整个系统以及其它从核心SMP（对称多进程）：一个操作系统同等的管理各个内核，例如PC机BMP（受
leon_zeng0·2020-07-16 01:35

petalinux（zynq) 设备树学习

正在学习petalinux(zynq7000)设备树，先把收集的链接放下。正文部分来自zynq设备树教程(1)，就是前面2个链接，一个英文，一个为中文。原文内容有点老了，修正了部分内容。
leon_zeng0·2020-07-16 01:35

ZYNQ 7000 AMP模式双裸核运行 双方共享内存交互

本文是zynq7000AMP模式双裸核CPU同时运行的继续。本文主要是上文的基础上增加通过共享内存的方式，演示2个裸核的交互。
leon_zeng0·2020-07-16 01:35

PYNQ开发板使用-使用DMA进行数据搬移（Simple DMA transfer 模式）

该篇是学习使用PYNQ开发板，实际上是对ZYNQPL端AXI_CDMA核的应用。实验步骤参照官网的教程，一步一步地做，但是由于在硬件资源布置方面与官方教程稍有出入，所以在SDK的源码里也进行了修改。
YGLeeeon·2020-07-15 19:30

学会Zynq（27）UART中断驱动模式示例

Zynq中的UART支持轮询和中断驱动两种模式。本文给出使用中断驱动模式的例子，完成与26篇中轮询模式下相同的功能，即UART收到8字节数据后执行某项操作。对比之下，体会中断驱动模式的特点。
FPGADesigner·2020-07-15 17:33

zynqmp pl端eth phy选用ar8035

zynqmppl选用ar8035zynqmp的ps端链接ar8035phy时只需要更改dts，增加rgmii-id的方式即可&gem0{status="okay";local-mac-address=[
tccxy·2020-07-15 15:00

zynq& zynqmp使用gpt分区

zynq系列使用gpt分区启动关于gpt和mbr的区别这里就不再叙述了gpt的好处是可以最多扩展128个分区，无主分区和逻辑分区的区别，这为个性化的版本管理和控制提供了很好的基础zynq系列默认使用的是
tccxy·2020-07-15 15:00

ZynqMp-OpenCv交叉编译

文章目录1下载源码2编译Host版本的库3测试Host版本库4编译ZynqMp版本的库5测试ZynqMp版本库书接上回ZynqMp-Qt程序编译，开始编译Opencv。
@大象鼻子长@·2020-07-15 12:12

Zedboard---实验一点亮一盏LED

Zedboard实验一点亮一盏LED标签：Zedboard目的熟悉Vivado开发环境熟悉ZYNQ开发流程创建Vivado工程开发环境：Vivado2015.41.新建工程主菜单选择File->NewProject
行走的X君·2020-07-15 12:59

在2017.4版vivado中利用MIG核生成DDR3实例的步骤以及注意事项

这里以AX7350ZYNQ开发平台进行功能介绍。ZYNQ7350采用Xilinx公司的Zynq7000系列的芯片，型号为XC7Z035-2FFG676。
石石为山·2020-07-15 11:47

zedboard--zynq使用自带外设IP让ARM PS访问FPGA（八）

参考超群天晴的博客http://www.cnblogs.com/surpassal/，使用XPS为PS处理系统添加额外的IP。从IPCatalog标签添加GPIO，并与ZedBoard板子上的8个LED灯相连。当系统建立完后，产生bitstream，并对外设进行测试。以后还有一个很重要的自定义用户Ipcore设计，下个实验来做下这个（一开始以简单的led和sw为例）。这个实验就使用呢自带外设IP。
iverson1991·2020-07-15 11:43

armlink 第一章 镜像结构

第一章镜像结构注意：本文章只针对，裸机开发.至于SysV,BPABI,BP的链接模型请参考《armlink_user_guide》1.1重要的概念1.1.1镜像的构成编译器将源文件编译成中间文件。
安仔都有人用·2020-07-15 10:26

PL、PS端协同设计流水灯实验（1、工程的创建）

开发板为ZYNQ70201、打开vivado软件，点击CreateProject，创建一个新的工程：2、创建工程简介，点击Next：3、在Projectname中输入项目名称，在ProjectLocation
hengyuhou·2020-07-15 10:36

Vivado清理和压缩工程的方法

ISE在支持老版本器件的基础上，目前也支持7系列/ZYNQ的设计，但是效率不能和Vivado相比。关于vivado的基本使用这里不多说，主要把一些问题点整理成“错题集”，把一些小技巧进行归纳。
长弓的坚持·2020-07-15 09:32

vivado + zedboard 初体验

/29/3876683.htmlvivado：2017.1（下载地址：https://www.0daydown.com/04/731603.html）zedboard：AES-Z7EV-7Z020-GZynq
韩荆宇·2020-07-15 07:18

VIVADO2017.4无法下载QSPI解决方案

（1）“指定fsbl”文件修改根据文档说明，从VIVADO2017.3版本开始，Xilinx官方为了使Zynq-7000和ZynqUltraScale+实现流程相同，在QSPIFLASH使用上做了变化，
Huskar_Liu·2020-07-15 07:41

zynq 在线逻辑分析仪的使用

1、添加调试用IPCOREILA针对上图的BD设计文件，我们现在要掌握一些调试方法，方便后面在开发过程中用到问题进行调试和仿真。Step1:单击“+”，添加ilaCORE的IP。Step2:双击打开ILACOREStep3:双击打开ILACORE，进行如下配置，设置结束点击OK。GeneralOptions设置：选择Native;NumberofProbes:1SampleDataDepth:10
xl@666·2020-07-15 06:05

2019.6.17 Xilinx FPGA Zynq DMA驱动 Linux测试

PL端参考本文：http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.htmlhttps://blog.csdn.net/qq_20091945/article/details/70194026github：*使用vivado2018.2，linaro15.4，设备树卡一半内存，设置一半留给操作系统，一半留给FPGA做共享
Kang.lee·2020-07-15 06:33

2019.9.10 Xilinx FPGA Zynq 通过FPGA Manager加载比特流

使用/dev/字符设备加载比特流本文参考：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zynq+PL+
Kang.lee·2020-07-15 06:02

【原创】zynq-7010下运用I2C总线完成对LSM303D传感器的数据读取

介绍这是本人第一次写博客，我的毕设在用FPGA去读取LSM303D传感器的中的三轴的磁场强度数据，这也是我第一次用zynq-7010板子，第一次接触Vivado，我用了将近两个月的时间摸索，中间经历了很多失败的尝试
Tyc_小胖·2020-07-15 06:22

Vivado设计二：zynq的PS访问PL中的自带IP核（基于zybo）

双击，ZYNQ7ProcessingSystem下面的就和设计一中有一些不一样了：选择PS-PLConfiguration，EnableM_AXI_GP0interface选择General，EnableClockR
weixin_34381666·2020-07-15 05:39

Zynq-7000 FreeRTOS(一)系统移植配置

软件版本：VIvadoHLx2018.2从FreeRTOS的官网中下载源代码：https://www.freertos.org/a00104.html图：FreeRTOS的官网上图中，点击能支持的MCU，找到Xilinx的，如下图：图：SupportMCUs支持Xilinx的页面可以看到，支持的工具是GCC（后面我们保留源码文件夹就只保留GCC的就OK。）。我下载的是v10.0.0的版本（因为在2
weixin_34116110·2020-07-15 05:47

Vivado如何使用命令行创建工程

新版使用bat文件启动vivado创建zynq工程。每次只需修改bat中的路径，tcl脚本路径无需修改。修改完成直接双击bat执行即可。假定存在如下目录：F:\project\Deve
weixin_30951231·2020-07-15 04:08

ZedBoard学习（5）-ZedBoard和System Generator

Zynq中包含了一个FPGA内核和两个Cortex-A9内核，尽管功能十分的强大，又非常的时髦，但是本质上讲和之前Xilinx的FPGA硬核PowerPC没什么区别，无非是PowerPC换成了更加有前景的
weixin_30872671·2020-07-15 03:04

(转) 使用vivado创建工程 1

Whenwehavecompletedlab1,wewillknowhowtodothefollowing:CreateanewprojectinVivadotargetingtheZynqZedboardAddane
weixin_30807677·2020-07-15 03:04

Zedboard学习（三）：PL下流水灯实验 ...

zynq系列FPGA分为PS部分和PL部分。PL:可编程逻辑(ProgarmmableLogic),就是FPGA部分。
メイ·2020-07-15 03:27

Xilinx zynq-7000系列FPGA移植Linux操作系统详细教程

Xilinxzynq-7000系列FPGA移植Linux操作系统详细教程一：前言最近手上压了一块米联客的Miz7035，一块xilinxzynq-7000系列的开发板，想着正好学习一下linux在ARM9
weixin_30653023·2020-07-15 03:52

如何单独打开Xilinx SDK项目工程

URL:http://www.cnblogs.com/dragen/archive/2013/05/28/3103720.html对于一个ZYNQ的项目，我们在根目录下有如下文件：PROJECT.cachePROJECT.dataPROJECT.sdkPROJECT.srcsPROJECT.ppr.PPR
公孙璃·2020-07-15 02:36

（一）zedboard点亮LED流水灯（PS+PL）

2.添加zynq的IP，然后自动连线。因为要访问LED，所以要添加AXI的IP(因为PS和PL之间的通信是通过AXI总线实现的)，这些步骤其相当于配置一个CPU。
wahahaguolinaiyou·2020-07-15 02:52

zynq7020不使用xSDK的简单开发

本文主要介绍如何在不使用sdk的情况下进行zynq7020的编程。本实验为点亮一盏LED灯，使用MIO0引脚。废话不多说，开始正题。本文使用正点原子启明星zynq7020开发板进行开发。
110本源·2020-07-15 01:54

Kconfig是了解Petalinux配置参数的极好文件

文件位置：文件内容：mainmenu“misc/configSystemConfiguration”configSUBSYSTEM_TYPE_LINUXbooldefaultyselectSYSTEM_ZYNQMPconfigSYSTEM_ZYNQMPbool
嵌入式领域·2020-07-15 00:28

Zynq在Linux下的开发

Zynq在Linux下的开发转载2017-03-2820:26:45转自：http://blog.sina.com.cn/s/blog_b35897360102x5lu.html注：在此介绍ZynqLinux
ReStart_11·2020-07-14 23:02

zedboard（zynqXC7Z020）入门实验之PS_GPIO的使用（MIO）

本人开发环境（其他zynq开发环境也可以的）：WIN7；ISE14.4（14.1以上就可以）；Zedboard开发板；zynq里含有双核cortex-a9，那么如何使用arm自带的GPIO口而不通过AXI
tianhen791·2020-07-14 23:45

zynq u-boot配置

比如：dadi@wellav:~/dadi/hevc_workspace/kernel/u-boot-xlnx-xilinx-v2014.4$catinclude/configs/zynq_zed.h/
tea1896·2020-07-14 23:11

ZYNQ MPSOC Xilinx SDK 编译器选项 （extra_compiler_flags extra compiler flags 选项含义）

最近参考xapp1078实现ZYNQAMP模式双核运行（ZYNQAMP模式双核运行视频教程：https://www.ixigua.com/i6836328174431765005/），需要设置USE_AMP
tech06·2020-07-14 23:11

MYIR-ZYNQ7000系列-zturn教程(1)-从新建工程到下载bit文件

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1（工程末尾提供了工程源代码大家可以去网盘下载）Step1点击File->NewProject新建一个vivado工程点击Next填写工程名和工程保存路径点击Next点击Next点击Next按下图填写Package为clg400，Speedgrade为-1，点击Next点击Finish，完成vivado创建已经创建好的vi
虚无缥缈vs威武·2020-07-14 23:05

在ZYNQ-ZEDBOARD上搭建LINARO文件系统

在ZYNQ-ZEDBOARD上搭建LINARO文件系统本文记录如何在ZEDBOARD上搭建LINARO文件系统，目前还不支持HDMI输出，只能够在串口打印下测试，由于修改了默认的RAMDISK文件系统，
sss10_leon·2020-07-14 23:18

vivado+zedboard之流水灯

正文：本文将分为三个部分：1.使用VivadoIDE创建一个工程，并构建一个Zynq嵌入式处理系统2.在上述基础上，将完成后的硬件导入到SDK中进行
smilencezq·2020-07-14 22:02

petalinux编译zynq的linux

source一下petalinux的环境使用petatlinux建立工程，petalinux-creat--typeproject--templatezynq--new文件名就会在当前目录先建立文件名的文
summer_8989·2020-07-14 22:58
上一页 29 30 31 32 33 34 35 36 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他