Zynq(ARM+FPGA) 第11页

No Elf file associated with target - Vivado 2016.4 如何解决

errorwhilerunningps7initmethod.NoElffileassociatedwithtarget这是vivado2016.4的bugDescription问题描述GDB/XMDdebugwillnotworkfortheZynqdesignscreatedusingViv

三、缺·2023-07-15 16:13

基于zedboard（zynq7020）使用命令行（sysfs ）读取、控制AXI_GPIO开关、led和PS MIO

linuxgpio从内核空间导出到用户空间 petalinux在制作Linux系统时，会自动的将gpio从内核空间导出到用户空间，在用户空间下可以通过sysfs方式控制gpio；用户空间位置在/sys/class/gpio，在该文件夹下能看到gpiochipX，X代表gpio的base从那里开始。比如vivado设计用的axi-gpio地址时412000，经过空间导出到用户空间之后，gpioch

RyanLee90·2023-07-15 16:10

基于STM32 ARM+FPGA伺服控制系统总体设计方案(一）

设计需求一套完整的伺服控制方案包括了上位机、驱控一体控制器和功率板三者。操作人员通过上位机发送各种不同指令，然后控制器解析指令后执行相应的伺服功能，其次控制器将驱动信号传输至功率板驱动电机，最后控制器采集反馈信息进行闭环控制并上传数据。结合国内外嵌入式伺服控制器的发展现状和功能需求，制定了本文伺服控制系统的主要功能需求如下：（1）开发一款驱控一体控制板卡。（2）开发刚柔耦合平台伺服控制系统的同时兼

深圳信迈科技DSP+ARM+FPGA·2023-07-15 14:22

基于ZYNQ阵列涡流检测系统硬件设计(一）

感应线圈的感应信号会被AD模数转换芯片进行采集，ZYNQ的PL部分会将AD模数转换芯片的数字量保存在FIFO

深圳信迈科技DSP+ARM+FPGA·2023-07-15 14:52

基于STM32 ARM+FPGA伺服控制系统(二）软件及FPGA设计

完整的伺服系统所包含的模块比较多，因此无法逐一详细介绍，所以本章着重介绍设计难度较高的FPGA部分并简单介绍ARM端的工作流程。FPGA部分主要有FOC算法、电流采样算法及编码器采样算法，是整个控制系统的基础，直接决定电机控制效果的好坏。因为FPGA工作的特殊性，需要考虑设计时序的合理性及合理统筹多种任务的执行顺序，导致了其设计难度大大提高。下面将对FPGA重要部分程序进行设计说明，主要分为SVP

深圳信迈科技DSP+ARM+FPGA·2023-07-15 14:48

案例源码公开！分享瑞芯微RK3568J与FPGA的PCIe通信案例，嵌入式必读！

ARM+FPGA架构有何种优势近年来，随着中国新基建、中国制造2025的持续推进，单ARM处理器越来越难满足工业现场的功能要求，特别是能源电力、工业控制、智慧医疗等行业通常需要ARM+FPGA架构的处理器平台来实现特定的功能

Tronlong创龙·2023-07-14 16:20

7Z010 引脚功能详解

参考文档包括：ds187-XC7Z010-XC7Z020-Data-Sheetds190-Zynq-7000-Overviewug585-Zynq-7000-TRMug865-Zynq-7000-P

小屁冬·2023-06-24 06:34

7Z045 引脚功能详解

参考文档包括：ds191-XC7Z030-XC7Z045-data-sheetds190-Zynq-7000-Overviewug585-Zynq-7000-TRMug865-Zynq-7000-P

小屁冬·2023-06-24 06:04

ZYNQ开发板启动Qt程序

交叉编译后的Qt可执行文件拷贝到/usr/rootZYNQ开发板启动Qt程序前需要配置环境变量exportDISPLAY=:0.0

XXYBMOOO·2023-06-22 10:32

Zynq CAN控制器：FPGA中的控制器

ZynqCAN控制器：FPGA中的控制器Zynq是赛灵思公司推出的一款基于ARMCortex-A9架构的SOC芯片，具有集成的FPGA和处理器系统，从而实现了高度的可编程性和灵活性。

python&matlab·2023-06-21 21:34

linux 添加spi 驱动,Linux 设备树添加spi设备

Linux：4.6应用开发板：zynq系列zc706、zedboard文件系统：ubuntu12参考帖子：https://stackoverflow.com/questions/53634892/linux-spidev-why-it-shouldnt-be-directly-in-devicetree

nameoverflow·2023-06-21 12:42

基于STM32 ARM+FPGA的电能质量分析仪方案（一）硬件设计

本章主要给出了本系统的设计目标和硬件设计方案，后面详细介绍了硬件电路的设计过程，包括数据采集板、FPGA+ARM控制板。3.1系统设计目标本系统的主要目的是实现电能质量指标的高精度测量和数据分析，其具体技术指标如下所示：1.电能质量指标测量精度：(1)电压：±0.3%额定电压；(2)电流：±0.5%；(3)频率：±0.01Hz；(4)三相不平衡度：±0.2%；(5)谐波分析：1-17。2.能够实时

深圳信迈科技DSP+ARM+FPGA·2023-06-21 10:15

基于STM32 ARM+FPGA的电能质量分析仪方案（二）软件设计

本部分主要介绍FPGA+ARM控制部分的软件设计。FPGA+ARM控制部分包括VerilogHDL硬件描述语言和C语言的开发。FPGA部分主要控制AD7606模数转换、数字三相锁相环和FFT谐波计算模块、SDRAM控制器的设计、FSMC接口模块等。ARM部分主要完成嵌入式实时操作系统FreeRTOS的移植、FPGA和ARM之间数据的读取和写入、ARM和上位机之间的串口通信、以及经浮点运算后得出电能

深圳信迈科技DSP+ARM+FPGA·2023-06-21 10:44

ZYNQ——锁相环(PLL)实验

文章目录一、介绍二、添加时钟IP三、设计源代码四、仿真测试五、添加ILAIP六、分配引脚七、板上验证八、示波器输出九、问题汇总一、介绍ZYNQ开发板上只有一个50MHz的时钟输入，如果要用到其他频率的时钟

西岸贤·2023-06-20 23:50

PHY芯片的使用（一）之基本概念讲解1

本系列主要讲解在嵌入式领域的使用，以为Xilinxzynq7000系列or复旦微的FMQL为主控芯片，88e1111和国产PHYXL53XXX为例讲解，前几章介绍基本概念，而后主要以软件工程师的角度在裸机

比特流1024·2023-06-19 06:46

欢迎各位嵌入式同僚交流问题、经验。

stm32、ZYNQ7000、xilinxFPGAmicroblaze、dsp等主控芯片、一些常见的控制类芯片和AD,DA相关芯片。欢迎大家一起交流讨论，共同进步。在博客中我计划

比特流1024·2023-06-19 06:15

ZYNQ——PL端流水灯的实现

文章目录一、介绍二、代码编写三、引脚分配四、仿真分析五、添加ILAIP六、板上验证一、介绍本文介绍的是在ZYNQ7020黑金开发板上实现PL端流水灯的例子，开发板上PL端的LED灯总共有4个，在原理图中找到

西岸贤·2023-06-18 15:14

【国产虚拟仪器】基于 ZYNQ的声发射采集系统方案

系统的整体设计流程为根据上述设计需求进行硬件设备的选型并搭建起声发射采集系统的硬件平台，在该平台上进行声发射采集板卡的设计并根据要求进行上位机软件的设计。该系统的工作过程为，上位机软件按照预先设置的ｉｐ地址与端口号与下位机通过以太网连接并向下位机发送开始采集命令。下位机接收到命令向上位机返回采集开始命令，等待数据采集。传感器模块时刻监控采集信号，经过放大模块放大信号并通过Ａ／Ｄ模数转换模块传输给Ｚ

深圳信迈科技DSP+ARM+FPGA·2023-06-16 14:18

ZYNQ 7020 开发板开机检测

拿到开发板后检测开发板能否正常工作。检测需要的工具：电脑、显示器(有HDMI接口)、HDMI线、鼠标、键盘、网线、USB转串口驱动软件。在检测之前，先要在自己的电脑上安装好终端工具和USB转串口的驱动软件。终端工具我安装的是MobaXterm。USB转串口的驱动软件用的是CP210x_Windows_Drivers.zip，解压后双击x64可执行文件完成安装即可。开发板的各个端口连线如下图所示。电

西岸贤·2023-06-16 05:04

fpga驱动oled iic显示代码_【正点原子FPGA连载】第十八章PS通过VDMA驱动LCD显示实验领航者 ZYNQ 之嵌入式开发指南...

1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?

weixin_40001025·2023-06-15 23:39

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

参考文档：pg201-zynq-ultrascale-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册，请自行在DocNav

sheng_gao·2023-06-15 23:09

Zynq7020 AXI Video Direct Memory Access 裸板编程

以写为例子，A4为所一行需要的大小，由于输入进来的是yuv422，为两个字节。A8为到了这个大小的时候就会产生一个tlast信号。A0为收到这么多个tlast时就会在第二个缓冲区的起始地址。故这里只要写满一行就会有个tlast信号，写满720的时候就会到第二个缓冲区的起始地址去。intAxiVDMASelfTestExample(u16DeviceId){XAxiVdma_Config*Confi

smile_5me·2023-06-15 23:09

AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】

DMA：直接内存访问。可以在不在CPU干涉的情况下进行数据的搬运。PS端由集成DMAC的硬核。DDR3---IO---DDR3---OCM---PLAXIDMA简介：概述：AXIDMA:AXIDirectMemoryAccess，直接内存访问AXIDMA为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问其可选的S/G功能可以将CPU数据搬运任务中解放出来AXI4MemoryMapRe

陈嗨呀·2023-06-15 23:38

ZYNQ-7 几种DMA的区别与对比

一AXI总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于AXI-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。

wandering_star·2023-06-15 23:08

【ZYNQ】IP核_VDMA的详细介绍

VDMA的特点总结：1、AXIVDMA核心支持为32位地址空间寻址最多32个帧缓冲区，为32位以上地址空间寻址多达8个帧缓冲；2、AXIVDMA核心支持可选的数据重新调整引擎（DRE）。DRE允许对内存进行非对齐访问，允许帧缓冲区从内存中的任何地址开始。没有限制的hsize和步幅以及。AXI4流接口宽度高达64位时支持此功能；3、AXIVDMA支持一种机制，通过Genlock同步来同步帧缓冲区中帧

阿妹有点甜·2023-06-15 23:08

在ZYNQ-Linux下操作GPIO和VDMA

目录1.概述2.GPIO操作2.1确定编号2.2初始化2.3操作GPIO3.VDMA操作3.1设置VDMA3.2VDMA操作代码4.结语1.概述此前的文章介绍如何利用petalinux定制ZYNQ-Linux

Cesaroy·2023-06-15 23:38

AMP架构详解

Xilinx的ZYNQSOC融合了这两种架构，ZYNQSOC芯片包含两个独立的Cortex-A9处理器，这两个处理器核在结构上是相同的，同时又包括了可编程的逻辑单元（PL

开局一根电烙铁d·2023-06-15 22:29

zynq操作系统：petalinux的编译使用（上）官方推荐篇

常规环境下petalinux的使用（xilinx官方推荐篇）一．最小系统的构建整个开发流程如下，不一定每一步都要执行。通过Vivado创建硬件平台，得到hdf硬件描述文件；运行source/settings.sh，设置Petalinux运行环境（在安装篇已经设置了别名，可以相对简单了）确定一个工作目录，通过petalinux-create-tproject创建petalinux工程；petalin

快跑bug来啦·2023-06-14 16:01

zynq操作系统： Linux驱动开发AXIDMA篇

前言由于bram形式的速率限制，在同样紧急的时间条件下，还是改回了axidma的方式来降维打击，对于几兆的速率，颇有种杀鸡用牛刀的感觉，没办法，原来的刀就是差一点，牛刀好用是好用但是终究得提升一点内功裸机下的DMA相对是比较简单的，参考之前裸板对于DMA的操作，而对于LINUX下，只能说苦不堪言。先不谈如何实现用户空间的零拷贝DMA传输，光是Linux环境下的DMA传输就已经感觉比较棘手，一方

快跑bug来啦·2023-06-14 16:01

高速信号处理卡光纤接入卡设计方案： 519-基于ZU19EG的4路100G光纤的PCIe 加速计算卡

519-基于ZU19EG的4路100G光纤的PCIe加速计算卡一、板卡概述本板卡系我司自主设计研发，基于Xilinx公司ZynqUltraScale+MPSOC系列SOCXCZU19EG-FFVC1760

hexiaoyan827·2023-06-14 13:56

ZYNQ - 以太网远程更新贴片SD卡应用程序【SD NAND应用】

写在前面对于ZYNQ系列的板卡固化，可以通过JTAG接口，使用SDK固化到FLASH中，或者可将SD卡取出将SD卡中保存的固化工程进行修改，但在很多情况下，离线更新会很不方便，本文借鉴网上常见的远程更新

深圳市雷龙发展有限公司·2023-06-14 12:12

ZYNQ 启动过程简介以及 ZYNQ 裸机生成BOOT.BIN

背景下图是ZYNQ的启动过程上电复位等完成后，先执行BootRom，然后再根据MIO设定的启动方式选择对应从哪里启动，无论从哪里启动，都需要一个BOOT.BIN文件，对于裸机程序来说：BOOT.BIN应对包含如下信息

Hello-FPGA·2023-06-14 11:00

zynq rgmii转sgmii配置_RGMII接口调试，你要的全在这里了

实验室回来一批板子，上面有RGMII接口、SGMII接口等各种接口，怎么测试这些网口是否正常呢？的确需要一些经验。比如RGMII接口，最重要的是看在哪里去做的时钟和数据偏移。这时，常常需要使用VIO去读取PHY里面对应寄存器的值，看是否工作在正常RGMII接口时序模式。测试场景测试拓扑图如下试场景连接图测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端

weixin_39902508·2023-06-14 05:25

【国产复旦微FMQL45教程】-小试牛刀之LED

对于纯PL设计，我们的FMQL45和Zynq7045是管脚全兼容，所以可以直接使用Vivado进行逻辑开发，对于简单的逻辑也可以使用Procise开发，但是如果要大量使用IPcore，推荐使用Viva

FPGA技术联盟·2023-06-13 15:54

自动驾驶嵌入式开发工程师：车载SOC开发修炼秘籍

声明：本文档是博主在开发学习过程中写的笔记，本意是便于以后开发复盘，参考《ug1144-petalinux-tools-reference-guide》、《ug1085》、黑金ZynqUltraScale

Kevin的学习站·2023-06-13 06:17

基于ZCU106平台部署Vitis AI 1.2/2.5开发套件【Vivado+Vitis+Petalinux2020/2022】

0.工具/软件mobaXterm：ssh/uart/…方式远程连接zynqbalenaetcher：镜像烧录工具vitis：自动

墨池有雨·2023-06-12 11:19

Zynq FPGA 上实现 VGG16 网络

在ZynqFPGA上实现VGG16网络2021年04月设计思路整体架构为了在硬件平台上实现vgg16网络，首先进行了vgg16的网络特点分析，得到以下结论：vgg16的卷积核尺寸一致，都是3*3的小卷积核

hengtao wang·2023-06-11 10:38

AMBA协议AXI-Stream（板级验证）

系统软件设计三、开源地址前言在上一篇中，我们已经讲述了AXI-Stream（以下简写AXIS）的相关信号和对应的缓冲模块设计；在本篇中，将给出后续的上板实验过程；一、环境本次上板基于Xilinx的Zynq7

PPRAM·2023-06-10 19:21

基于OpenCV答题卡识别模拟-米尔ARM+FPGA异构开发板

本篇测评由优秀测评者“筑梦者与梦同行”提供。01.前言MYD-JX8MMA7SDK发布说明根据下图文件内容可以知道myir-image-full系统支持的功能，其支持OpenCV，也就不用在格外安装相关驱动包等，省了很多事情。02.MYD-JX8MMA7软件评估指南本文介绍了Python的基本操作，在文档中10.1开发语言支持。03.历程路径/usr/share/OpenCV/samples//u

Jason_zhao_MR·2023-06-10 02:30

【ZYNQ】QSPI Flash 固化程序全攻略

普通的FPGA一般是可以从Flash启动，或者被动加载，ZYNQ的启动是由ARM主导的，包括FPGA程序的加载，ZYNQ启动一般为最少两个步骤，在UG585中也有介绍。

Hello阿尔法·2023-06-08 08:37

PL读不到PS写入DDR的数据

背景平台：ZYNQ7020CPU0的设置默认，CPU1设置-DUSE_AMP=1（按已知的信息，CPU1会不使能L2Cache），PL以AXI接口访问DDR。

蒋楼丶·2023-06-07 19:18

zynq bootgen配置启动

一，Zynq-7000SoC启动头文件0x00-0x1FArm®矢量表由Bootgen使用虚拟矢量表填充（Arm操作代码0xEAFFFFFE，即用于捕获未初始化矢量的branch-to-self无限循环

寒听雪落·2023-04-20 16:40

GD（兆易创新）系列FLASH进行FPGA和ZYNQ配置固化相操作

本人操作固化芯片型号为：ZYNQ7045、690T（复旦微替代型号V7690T）。

Vuko-wxh·2023-04-19 15:42

I2C&SCCB协议的快速使用

–参考正点原子《领航者ZYNQ之嵌入式SDK开发指南》–首先是I2C协议，有SCL，SDA两根线，在硬件上要确保这两根线上拉。

RDKnight·2023-04-19 10:29

ZYNQ 导出fsbl和设备树

template选择zynqfsbl##下载device-tree-xlnx包，windows-->preferences-->xilinxsdk-->respositories-->Globalr

painterner·2023-04-19 10:45

AMBA协议AXI-Lite（AXI-Lite从机代码板级验证）

核封装四、SOC搭建五、引脚约束六、软件设计七、测试过程总结前言在前一章中我们已经完成了从机接口模板代码的设计；在本篇中，我们将对设计的从机代码进行板级验证；一、环境验证FPGA选用Xilinx的Zynq7000

PPRAM·2023-04-18 18:12

【AXU3EG】UltraScale+ MPSoC以及开发板介绍

Jia ming·2023-04-17 16:14

ZYNQ的定时器们（三）TTC定时器到底能干啥？

**ZYNQ的定时器们（三）TTC定时器到底能干啥？**本文转载自：https://zhuanlan.zhihu.com/p/31643799?

Edwin.Yuan·2023-04-17 11:19

ZYNQ TTC使用方法

目录前言平台FeaturesBlockDiagram直接上应用代码定时器初始化注册中断函数前言计时器是嵌入式编程中最常使用的模块了，本文介绍下ZYNQ中定时器的使用，大部分内容参照官方手册ug1085平台

NjustMEMS_ZJ·2023-04-17 11:19

ZYNQ：AXI-Stream FIFO驱动程序（PS部分）

最近在用实验室的zedboard学习zynq,在网上找到了一个叫Harald'sEmbeddedElectronics的网站，里面有关于zedboard的一些教学。

坏蛋王师傅·2023-04-17 11:18

推荐频道

Zynq(ARM+FPGA)