Zynq(ARM+FPGA)

MS5611的ZYNQ驱动试验之三 控制器代码实现

1，归纳抽象我们上述分析归纳了实际上只需要三类操作1，执行命令操作。包含三个操作RESET转换D1转换D2。2，读出6个16位校准字。3，读出D1D2.其中第一条是阻塞的，也就是要等SDO为高后才能认为执行完毕并返回。上述三个操作我们都分别命名为ISSUE_CMD，RD_U16，RD_U24。2，有限状态机FSM是使用HDL在并行的硬件里面实现类似C语言那样串行执行指令的一种很好方式。我们考虑在C
mcupro·2023-10-13 21:09

zynq开发学习记录：Linux与rt-thread操作系统AMP运行

Linux+RT-Thread1.U-boot、Linux设备树修改memory{device_type="memory";reg=;};/*修改CPU0地址空间范围*/2.Linux内核启动参数，修改设置为SMP,CPU个数为1 bootargs"console=ttyPS0,115200maxcpus=1root=/dev/ramrwearlyprintk"3.编译u-boot、内核4.修改R
Surest·2023-10-12 20:10

【【萌新的SOC学习之GPIO学习 水】】

萌新的SOC学习之GPIO学习GeneralPurposeI/O通用I/Ozynq-7000SOCPS分为四大部分APUapplicationProcessorUintMemoryIO外设Interconnect
ZxsLoves·2023-10-12 18:12

基于Kintex-7 FPGA的CameraLink视频开发案例｜Kintex-7/ZYNQ，支持Base与Full模式

前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相机控制信号，另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种：Base模式
Tronlong创龙·2023-10-12 12:00

zynq-7000嵌入式linux移植教程,Xilinx zynq-7000系列FPGA移植Linux操作系统详细教程

Xilinxzynq-7000系列FPGA移植Linux操作系统详细教程一：前言最近手上压了一块米联客的Miz7035，一块xilinxzynq-7000系列的开发板，想着正好学习一下linux在ARM9
Stella Ding·2023-10-12 03:13

【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技·2023-10-11 13:40

zynqmp 设备树中断号描述在芯片中的对应

查看ug1085-zynq-ultrascale-trm.pdf13节interrupt中可以知道以下内容：可以看到实际IPI通道的中断号在芯片中标记的是61~67，PL端到PS端的中端号是group0
kissskill·2023-10-11 11:23

【【萌新的SOC学习之重新起航SOC】】

萌新的SOC学习之重新起航SOCZYNQPL部分等价于Xilinx7系列FPGAPS端：Zynq实际上是一个以处理器为核心的系统，PL部分可以看作是它的一个外设。
ZxsLoves·2023-10-10 23:50

一种超轻量级神经网络加速器实现

三验证网络模型：优化设计的YOLOV3FPGA硬件平台：ZYNQ7020性能：35FPS（150MHz）资源消耗7KLUT四参考文献[1]T
WEIKW·2023-10-10 22:50

基于zynq的千兆网udp项目_AC6102开发板千兆以太网UDP传输实验2

weixin_34071713的博客12-1669AC6102开发板千兆以太网UDP传输实验AC6102开发板千兆以太网UDP传输实验在核心线路AC6102开发板上，设计了具有GMII接口的千兆以太网电路.通过该以太网电路，用户可以将通过FPGA采集或操作获得的数据传输到PC或服务器等其他设备，或接收其他设备传输的数据并进行处理.接触过以太网的用户最应该了解TCP/IP协议.确实，在PC或嵌入式系
weixin_39586825·2023-10-09 09:21

PetaLinux @ Ubuntu20.04

PetaLinux支持ZynqUltraScale+MPSoC、Zynq-7000全可编程SoC，以及Micro
palzhj·2023-10-09 03:24

ZYNQ学习--DDSIP核

DDSCompiler（6.0）参考资料：可搜索VivadoDDSCompiler（6.0）模块使用Vivado的DDSCompiler（6.0）IP核参考手册注：创建工程省略IP核调用在IPCatalog中搜索DDS参数设置界面一、基础设置1、模式选择–(1)相位和波形数据(2)相位数据(3)波形数据2、系统时钟设置3、设置通道数4、模式选择，两种模式的区别在于参数计算的方式不同5、选择在Sys
伊丽莎白鹅·2023-10-08 06:53

ZYNQ学习--AXI4-Stream data FIFO && FIFO的ADDA实验

一、FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。参考文档：AXI4-STREAMDATAFIFO的学习Vivado官方文档《pg085-axi4stream-infrastructure》--43页AXI4-StreamDATAFIFO《AXI4-Stream协议总结》设置界面两个部分：基础设置和AXIS信号设置
伊丽莎白鹅·2023-10-08 06:53

ZYNQ学习--AXI_Stream_FIFO

参考资料B站正点原子ZYNQ学习视频–SDK篇AXI4-StreamFIFOv4.2LogiCOREIPProductGuideZYNQ的硬核（PS部分）使用不多介绍，网上有很多教程，本文主要介绍AXI4
伊丽莎白鹅·2023-10-08 06:23

ZYNQ学习--PL 的LED 点亮实验

PL的"HelloWorld"LED实验参考文档《course_s1_ZYNQ那些事儿-FPGA实验篇V1.06》Vivado版本2018.3一、创建工程创建RTL工程，Targetlanguage选择
伊丽莎白鹅·2023-10-08 06:53

【嵌入式入门学习笔记】-- 一、Linux简介

中的特殊字符四、Linux常用命令目录前言一、Linux的发展二、各种Linux发行版本三、Linux体系结构3.1Linux操作系统的组件3.2Linux内核版本四、命令终端总结前言研究生期间一直在用ZYNQ7000
DUANDAUNNN·2023-10-04 21:02

zynq7000系列PS端GPIO初始化函数XGpioPs_LookupConfig()和XGpioPs_CfgInitialize()详解

前言  xilinx公司在设计这款芯片时就同步编写了ps端的函数库，我们在对zynq这款芯片进行开发，直接调用库函数就可以了。
Nina_小哥·2023-10-04 15:11

Linux之initd管理系统（海思、ZYNQ、复旦微）添加密码登录验证

设置root用户密码：passwd命令设置密码，即修改/etc/passwd文件一、串口提示输入用户名密码方法修改/etc/inittab方法一：增加：::askfirst:-/bin/login注释：#::respawn:/sbin/getty-LttyS000115200vt100-nroot-I"Autologinasroot..."方法二：注释：#::respawn:/sbin/getty
悠哉无忧·2023-09-30 03:56

ZYNQ PS-PL数据交互方式总结（好文）

目录一，中断：二，IO方式：MIOEMIOGPIO三，BRAM或FIFO或EMIF1，通过BRAM实现PL/PS之间交互2，通过AXI-StreamFIFO完成PS和PL部分的数据交互3，通过EMIF进行PS与PL间数据交互四，AXIDMA：PS通过AXI-lite向AXIDMA发送指令，AXIDMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。五，DDR3：通过对AXIHP接
一个早起的程序员·2023-09-29 05:03

PS与PL与PG082

参考（照抄+自己加点）：ZYNQPS-PL数据交互方式总结（好文）_axiemc-CSDN博客zynq_process是一个用于方便操作PS和PL通信的GUI。
NoNoUnknow·2023-09-29 05:02

wolfSSL5.6.3移植至ZYNQ(XC7Z010)记录

上篇文章主要描述了如何从源工程中将configure.ac转变为configure，并成功使其在Ubuntu上运行，此篇主要描述将其移植到嵌入式arm开发板上（在官方手册中有列举支持的硬件平台架构）。交叉编译1.解压源工程代码；2.进入目录wolfssl-master,将上文提到的build-aux文件夹全部复制到当前路径；3.依次执行如下命令，生成configure;/*解释见上篇或自行搜索*/
DIANZI520SUA·2023-09-27 10:40

高端Zynq ultrascale+使用GTH回环测试 提供2套工程源码和技术支持

这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利：工程代码的获取1、前言Xilinx系列FPGA内置高速串行收发器，配有可配置的IP方便用户调用，按照速度等级和使用器件分别如下：GTP：Artix7使用，最大线速率6.6Gbps，之前写过一篇GTP实现板间视频传输的文章，参考链接：GTPGTX：K
9527华安·2023-09-26 19:52

【【萌新的SOC大学习之hello_world】】

萌新的SOC大学习之hello_worldzynq本次helloworld实验需要PS-PLConfiguration页面能够配置PS-PL接口，包括AXI、HP和ACP总线接口。
ZxsLoves·2023-09-26 11:24

基于ARM+FPGA的ISA总线／MMи总线接口转换设计在轨道交通的应用

总线广泛应用于计算机、工业生产及各种测试设备。ISA总线为IBM公司推出的基于80286CPU的PC／AT微型计算机用扩展总线标准，MMи总线是俄罗斯国内自行设计的专用测试总线，主要用于程控单元模块与MMи总线之间数据及控制信息的交换。在某型导弹测试设备中，工控计算机采用了ISA总线，而俄制测试设备采用了MMи总线，2种总线数据模式和传输制式不同。本文以FPGA为核心，设计了ISA总线／MMи总线
深圳信迈科技DSP+ARM+FPGA·2023-09-26 05:17

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

ZYNQ学习笔记硬件平台：zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX
Mliameikoo·2023-09-24 17:18

【【萌新的FPGA学习之初识ZYNQ】】

萌新的FPGA学习之初识ZYNQ进入21世纪，FPGA的发展进入了累积阶段。人们发现，FPGA的发展此时遭遇了瓶颈，因此单纯的提升FPGA的容量已经不能满足各类应用的需求。
ZxsLoves·2023-09-24 02:17

ZYNQ-多中断控制

目录前言ZYNQ中断中断分类PPI私有中断SGI软件中断SPI共享中断GIC通用中断控制器举例使用PS端的DMA中断和口接受中断基本配置PS_UART初始化和中断初始化DMA初始化和中断函数main.c
嘿嘿の·2023-09-24 01:40

[BD 41-1629] ＜/zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI＞ is excluded from all addressable master spaces.

[BD41-1629]isexcludedfromalladdressablemasterspaces.xilinxThisisnotanerror;it’sjusta(critical)warning.You’rebeingwarnedthatyourmaster(s)inthePLwillnotbeabletoaccesstheOCM.Ifyoudon’tneedOCMaccess,youca
黄埔数据分析·2023-09-23 19:02

Zynq AXI-ACP接口简介

ZYNQ中的AXI接口包含三个类型，共9个，主要用于PS与PL的互联。
黄埔数据分析·2023-09-23 19:01

FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

本文主要介绍ZynqUltraScale+MPSoC系列器件的PS-PL之间互连的AXI总线接口。
黄埔数据分析·2023-09-23 19:31

【正点原子FPGA连载】 第三十三章 以太网ARP测试实验-摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0

1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?
正点原子·2023-09-21 14:05

ec20 以太网_「正点原子FPGA连载」第二十五章以太网ARP测试实验（一）

1)摘自【正点原子】领航者ZYNQ之FPGA开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?
weixin_39600616·2023-09-21 14:35

【IC设计】ZC706板卡点灯入门（含Verilog代码，xdc约束，实验截图）

文章目录假定已知的前置知识需求：注意点：代码实现：顶层模块led闪烁模块xdc约束这篇博客将针对AMDZynq7000SoCZC706EvaluationKit板卡(对应Vivado创建工程时FPGA型号
农民真快落·2023-09-20 06:11

zynqmp之启动

目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考  五一在家，不能出门，调试了Xilinx的ZynqUltraScale+MPSoCs系列的芯片，黑金的
feitingfj·2023-09-17 12:57

在 linux 中加载启动 zynq PL 程序

目录环境使用BIN文件生成附在zynq使用系统时，可在uboot与linux中加载启动PL程序，一直以来用的都是在uboot中加载启动，本次试了试在linux中启动，发现不好使，于是有了这篇文章。
feitingfj·2023-09-17 12:57

zynq下usb gadget模拟网口、U盘、串口

平台主控芯片：XC7Z020内核版本：Linuxzynq4.14.0-xilinx配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下，使用usbgadget
feitingfj·2023-09-17 12:56

zynq的uboot模式下TFTP更新bit、内核等文件

u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客MZ7XB，zynq7020
feitingfj·2023-09-17 12:55

xilinx linux下中断驱动

一，ZYNQ中断底层分类详解1，ZYNQCPU软件中断（SGI，Softwaregeneratedinterrupts）：ZYNQ共有两个CPU，每个CPU具备各自的16个软件中断(中断号0-15)（16
寒听雪落·2023-09-17 06:59

Zynq UltraScale+ XCZU3EG 解码 MIPI 视频 DP 输出，MIPI CSI-2 RX Subsystem，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置MIPICSI-2RXSubsystemSensorDemosaicGammaLUTMIPID-PHY硬件方案5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项
9527华安·2023-09-16 05:36

Zynq7020 纯VHDL解码 MIPI 视频，4路图像缩放拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存RGB转HDMI模块MIPID-PHY硬件方案5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivad
9527华安·2023-09-16 05:35

Zynq UltraScale+ XCZU3EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号不一致处理
9527华安·2023-09-16 05:57

【ZYNQ实战】利用AXI Quad SPI快速打通Linux至PL端SPI从设备

关注、星标嵌入式客栈，精彩及时送达[导读]前面写过篇介绍ZYNQ基本情况的文章，今天来肝一篇实战文章介绍AXIquadSPI使用方法，如果你正使用ZYNQ的这个IP，希望对你有所帮助。
嵌入式客栈·2023-09-16 03:06

LAN9252芯片控制资料

STM32作为SPI主模式与ZYNQLAN9252进行数据交互，对其交互流程在复杂协议栈逐渐理解。二，ZYNQLAN92521，LAN9252四种工作模式：自我工作模式（数字I/O模式），8
寒听雪落·2023-09-15 02:10

手把手一起完成Python上位机与下位机USB通信

前言最近在使用Python设计上位机，下位机是ZYNQ7000，两者通过USB进行数据传输。
鲁棒最小二乘支持向量机·2023-09-14 21:51

Xilinx ZYNQ 7000学习笔记五(Xilinx SDK 烧写镜像文件)

概述前面几篇讲了ZYNQ7000的启动过程，包括BootRom和FSBL的代码逻辑，其中关于FSBL代码对启动模式为JTAG被动启动没有进行分析，本篇将通过将JTAG的功能和通过XilinxSDK烧写镜像文件到
烂白菜的自述·2023-09-14 09:22

Xilinx ZYNQ 7000学习笔记四(MultiBoot多重启动)

概述在前面《XilinxZYNQ7000学习笔记一（复位和启动）》一节中，简单介绍了BootRom的运行流程和什么是persistentregisters(持续寄存器)，在本节将对ZYNQ7000MultiBoot
烂白菜的自述·2023-09-14 09:50

【zedboard找不到COM串口bug】驱动下载地址

今天在使用zedboard过程中出现了sdk终端没有COM串口的问题：解决方法见【zedboard串口bug最终解决办法】zynq开发在SDK终端Teminal找不到COM3、COM5等接口无法连接uart
向盟约宣誓·2023-09-13 16:20

【Zynq】Xilinx SDK添加外部头文件和源文件

添加头文件添加源文件首先添加外部链接路径不加过滤的话会包含路径下所有的.c文件。过滤器如图此时就会看到编译、链接都通过了。SDK实际上会把makefile文件生效到这里：
Raww_ii·2023-09-11 13:57

ZYNQ学习笔记PS部分【基本介绍】

基于Zynq的嵌入式开发流程XilinxZynqSoC是集成了FPGA和硬核处理器的特殊SoC，它与一般FPGA的最大不同就是自带了一个ARMCortex-A系列硬核，根据型号不同从A9到A53都有，对于
内 鬼·2023-09-11 04:25

Xilinx ZYNQ 7000学习笔记三（FSBL代码分析-C代码）

参考资料：Zynq-7000SoCSoftwareDevelopersGuide(UG821)1.承接上一篇，回到FSBL工程，在目录FSBL/src/main.c中找到main函数，可以看到第一步就是调用了
烂白菜的自述·2023-09-11 04:25
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他