Zynq(ARM+FPGA)

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐，阅读间隙和妹子聊天，还被吐槽太闲。
weixin_39638708·2023-09-11 04:25

ZYNQ UARTLITE学习小结

经过一天的踩坑和学习，大概理解了ZYNQ中PS调用UARTLITE的IP核的用法。记录一下坑点最好用xil_printf打印，用printf打印有时候打印不出来。调试的时候都没有打印，弄的我怀疑人生。
dai410257573·2023-09-11 04:55

Xilinx ZYNQ 7000学习笔记三(小结)

1启动模式：ZYNQ7000的启动模式由外部引脚决定的，5个模式引脚MIO[6:2]用于配置NANDflash、并行NORflash、SerialNOR(Quad-SPI)、SDflash以及JTAG一共
烂白菜的自述·2023-09-11 04:24

ZYNQ学习笔记

ZYNQ学习笔记1.FPGA中浮点运算的实现方法-定标。
JACKLJ1998·2023-09-11 04:24

zynqmp APU（linux）和RPU(裸机)通过IPI中断实现同步

从内核ipi_mailbox源码触发自己实现APU（linux）和RPU(裸机)核间同步操作APU核RPU可以通过共享内存交互数据，APU向共享内存写数据后，RPU收到ipi中断,然后读取完数据，将触发中断告知APU。以此实现通步。需要更改的linux驱动基于platform框架实现如下：#include#include#include#include#include#include#includ
kissskill·2023-09-10 19:55

verilog always语法_Verilog 最全经验总结（建议收藏）

关注、星标公众号，直达精彩内容公众号：ZYNQID：FreeZynq1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路
weixin_39628247·2023-09-10 18:57

zynq更换ps的输入时钟频率

一般使用的zynq的ps时钟为33.333333MHz，如下图：但有时候也会遇到其他频率的，如下图：虽然不知道为啥要换来换去，但是人家设计没毛病啊，官方要求只要在30M~60M之间都行，如下图：既然如此
雨之小·2023-09-10 08:28

linux mac到mac直连原理和方法

一、uboot修改1）driver/net/zynq_gem.cstaticintphy_detection(structudevice*dev)这个函数中的两处phyread(priv,priv->phyaddr
雨之小·2023-09-10 08:58

HI3559A DMEB试玩

命令行的现实格式修改9、IIC例程不通10、HI3559a从emmc启动，文件系统变为只读11、驱动加载12、官方例程中SENSOR不出图最近需要使用3559来，之前没有玩过海思系列，使用较多的是xilinx的zynq7000
雨之小·2023-09-10 08:27

ZYNQ UBOOT更换调试串口管脚的方法

ZYNQUBOOT更换调试串口管脚的方法问题的产生修改过程验证问题的产生本来我一直只用的zynq平台的调试串口是在uart1的mio48和mio49上，后来接了一个项目是别人家的硬件，我们做软件。
雨之小·2023-09-10 08:27

ZYNQ LINUX 软复位时卡死（reboot)

现象：在reboot时有时会系统不能启动成功，串口打印消息如下：SentSIGTERMttcpsvd:gotsignal15,exitudpsvd:gotsignal15,exitSentSIGKILLtoallprocessesRequestingsystemrebootRemovingMTDdevice#6(data)withusecount1mpegts_shutdown:mpegtsbus
雨之小·2023-09-10 08:57

zynq+linux固化程序,如何在 Zynq UltraScale+ MPSoC 上实现 Linux UIO 设计

原标题：如何在ZynqUltraScale+MPSoC上实现LinuxUIO设计简介作者：AlexHe(何晔)，赛灵思高级嵌入式应用工程师这里的UIO即UserspaceI/O，本文中UIO泛指UIO设备和
weixin_39999586·2023-09-09 21:16

基于fpga实现tft屏幕显示数字、字母

简介开发平台：ZYNQ开发工具：Vivado2018.3tft屏幕分辨率：800*480在PL端使用纯verilog实现bitmap模块，基于该模块实现在tft屏幕显示数字0-9，以及FPGA字母Bitmap
学习就van事了·2023-09-09 16:11

Xilinx Zynq ZC706 + AD-FMCOMMS3-EBZ 之 Linux静态IP地址设置

ENSMAD9361介绍(中)校准、数据接口(CMOS)AD9361介绍(下)数据接口(LVDS)SPI和附加接口信号在AD9361介绍(终)Linux映像已按链接中的步骤装好AD-FMCOMMS2/3/4/5-EBZZynq
lwd_up·2023-09-07 07:42

ZYNQ上的简单 FSK 基带发射器

绪论由于某种需求需要生成正弦波，因此使用C应用程序中的sin()函数来计算单位圆的幅度值，然后将该幅度值转换为AD9717的适当DAC代码（当然将每个角度值转换为弧度）。能够使用DAC生成简单的正弦波，下一个想法就是在SDR（软件定义无线电）中使用频率调制。大多数SDR设计都有3个不同的内部运行频率：一个低基带频率，用于处理来自ADC/DAC的数据；一个或多个中间频率，最终基带数据流作为中间步骤提
碎碎思·2023-09-07 05:08

【ZYNQ】Linux驱动之梦开始的地方

软件版本：Vivado2021.1操作系统：WIN1064bit、Ubuntu18.04硬件平台：ZYNQUltraScale文章目录1.1系统框图1.2介绍1.2.1寄存器查询手册1.2.2物理地址与虚拟地址
菜虚鲲001·2023-09-05 15:29

Xilinx ZYNQ 7000学习笔记二（FSBL代码分析）

上一节讲了FSBL主要功能负责对PS端进行初始化、调用bitstream文件对PL端进行配置，加载应用或二级引导程序置DDR中并启动DDR，本节通过对FSBL代码进行分析深入理解代码。参考资料SDK版本：ReleaseVersion:2018.3一、FSBL代码过程1.打开FSBL工程fsbl_bsp->ps7_cortexa9_0->libsrc->standalone_v6_8->asm_ve
烂白菜的自述·2023-09-05 11:41

PCIE的链路训练和电源管理、流量控制和MSI中断机制及Zynq的基本框架

大纲1.PCIE的链路训练和电源管理、流量控制和MSI中断机制2.Zynq的基本框架要点简介1.PCIE的链路训练LTSSM状态机，由11个状态组成2.流量控制主要有两种方法，分为“Rated-base
ASAPxxxx·2023-09-04 22:58

国产之路：复旦微zynq调试笔记2--PL网口

引言  PL侧的网口需求相较于PS部分还是有一定区别的，主要需要添加axiethernet的移植PL的PCS/PMAIP使用说明  关于xilinx的XilinxPCS/PMAPHY的IP，这个是SGMII接口，这里PCS/PMAIP核相当于PHY，外部通过PCB连接到光模块，是电口转光口，对应的linux驱动是xilinx_phy.c，20200304版本的内核默认没有移植过来，需要自己从xil
快跑bug来啦·2023-09-04 06:45

Zynq 使用PYNQ AXIS DMA LoopBack实验

https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html#pynq-libraries-dmaIPconnectedtotheAXIMaster(HPorACPports)hasaccesstoPSDRAM.搭建Vivado工程，DMA环回，注意axi_dma只能叫这个名字(不一定)生成bit文件ExportBitstreamFil
Simpreative·2023-09-04 03:04

PL端DDR4读写测试实验(未完成)

先说明硬件信号（按该芯片）：信号名说明DQDatainput/output，双向数据线（这个芯片是x16的，使用DQ[15:0]），可以看到这里芯片和ZYNQ的定义并不是一对一的，把数据线交换了，但是不会影响最终的使用
weixin_45090728·2023-09-03 16:33

【启扬方案】基于i.MX8M Mini 核心板的工业数据采集与控制系统解决方案

传统的工业数据采集和控制系统通常需要连接多个数据采集设备进行高速通信，并承担复杂的数据处理、高清多媒体显示等功能，而基于ARM+FPGA架构的嵌入式系统自带丰富的外设接口、具备高清显示、高速传输等功能，
vickycheung3·2023-09-02 14:15

Zynq GTX全网最细讲解，aurora 8b/10b编解码，OV5640摄像头视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输PLFPGA端设计PS端SDK端设计
9527华安·2023-08-30 17:58

＜AMBA总线篇＞ AXI总线协议介绍

对于学习XilinxFPGA(ZYNQ)而言，官方提供的很多IP核都有使用AXI总线，用于AR
杰克拉力船长·2023-08-30 10:25

图像处理 信号处理板 设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7
hexiaoyan827·2023-08-29 09:12

HLS实现CORDIC算法计算正余弦并上板验证

硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、CORDIC算法计算正余弦  CORDIC算法详细分析网上有很多资料
Chenxr32·2023-08-28 04:55

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重
apple_ttt·2023-08-26 13:31

FPGA纯verilog手写HDMI发送IP 提供源码和技术支持

1、前言本设计使用Xilinx原语和自己手写的代码实现了HDMI发送功能，纯verilog手写，有源码，也提供封装好的IP，你喜欢用例化的方式就用源码，你喜欢搭建BD工程就用IP，目前IP的适应器件为zynq
9527华安·2023-08-26 08:29

ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方

ZYNQ7020的PL板子上面没有DDR3，不能直接调用MIG的IP核用来缓存OV5640采集到的数据，看能不能换一种方案。
技术小董·2023-08-26 01:54

五、RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ 7020代码移植)

RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)文章目录RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)前言一、本文目标二、移植步骤1.建立文件2.建立v文件1.lcd_rgb_colorbar2
技术小董·2023-08-26 01:53

Xilinx ZYNQ Ultrascale+ 性能测试之 PL/PS PCIe Root Port NVMe

XilinxZYNQUltrascale+PL/PSPCIeRootPortNVMe性能测试XilinxMPSOCNVMeM.2盘PL8GPCIex4PS5GPCIex2PL8GPCIex1PL2.5GPCIex1PS2.5GPCIex1PS5GPCIex1
justdemo·2023-08-25 03:29

AM62x GPMC并口如何实现“小数据-低时延，大数据-高带宽”—ARM+FPGA低成本通信方案

GPMC并口简介GPMC(GeneralPurposeMemoryController)是TI处理器特有的通用存储器控制器接口，支持8/16bit数据位宽，支持128MB访问空间，最高时钟速率133MHz。GPMC是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口，如：(1)FPGA器件(2)ADC器件(3)SRAM内存(4)NOR/NAND闪存G
Tronlong创龙·2023-08-23 06:25

模拟嵌入式边缘计算卡设计方案：367-XC7Z100 板卡 基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述北京太速科技板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个
hexiaoyan827·2023-08-22 14:52

linaro交叉编译工具安装配置

armdeveloperwebsite根据自己的平台下载对应的交叉编译工具链，我用的是PC环境虚拟机下的UBUNTU，所以选择x86_64Linuxhostedcrosscompilers；目标是用于ZYNQlinux
灬无知·2023-08-22 11:30

Zynq中DMA的Cache一致性

用DMA进行数据传输时，需要解决DCache（DataCache）和DDRMemory之间的数据一致性问题。PS通过DMA向PL写数据1）调用：Xil_DCacheFlushRange(INTPTRadr,u32len)；2）DMA写PL：XAXIDMA_DMA_TO_DEVICEPS通过DMA从PL读数据1）DMA读PL：XAXIDMA_DEVICE_TO_DMA2）调用：Xil_DCacheI
Alliawell·2023-08-20 08:44

FPGA的PS还有什么PL是什么意思

之所以叫PL，而不是叫FPGA,用英文简写可能便于理解区分，或者显得比较专业吧（/滑稽脸）对于ZYNQ，，就是两大功能块，PS部分和PL部分，ARM的SOC部分，和FPGA部分。
Successful 、·2023-08-19 22:57

ZYNQ无SD卡配置Linux系统到QSPI Flash和eMMC

硬件：黑金AX7450开发板、zynq7100、QSPIFlash、eMMCFlash软件：Vivado2017.4、Petalinux2017我用了一台Windows主机，用于设计Vivado和烧写QSPIFlash
Chenxr32·2023-08-14 06:57

Vivado将.v文件作为模块加入Block Design

  用Vivado开发ZYNQ时，常用到BlockDesign。BlockDesign中不仅仅可以添加IP核，还可以将未封装成IP的.v或.vhd文件作为模块加入其中。
Chenxr32·2023-08-14 06:57

HLS+System Generator实现FIR低通滤波器

硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、MATLAB设计低通滤波器  FPGA系统时钟50MHz，
Chenxr32·2023-08-14 06:26

ARM 开发板修改MAC地址

2开发环境硬件环境：ZYNQ7010开发板软件环境：xshell工具3修改方法3.1临时修改使用ifconfig命令修改mac地址1.关闭网卡设备ifconfigeth0down2.修改MAC地址ifconfigeth0hwether00
xhoufei2010·2023-08-13 09:17

[FPAG开发]使用Vivado创建第一个程序

1打开Vivado软件，新建项目选择一个纯英文路径选择合适的型号产品型号ZYNQ-7010xc7z010clg400-1ZYNQ-7020xc7z010clg400-2如果型号选错，可以单击这里重新选择
Archer-·2023-08-11 11:06

Zynq-7010/7020开发板（双核ARM Cortex-A9+A7）软硬件规格资料

前言本文档主要介绍Zynq-7010/7020开发板的硬件接口资源以及设计注意事项等内容。
Tronlong创龙·2023-08-10 10:58

Zynq-7010/7020异构多核SoC工业核心板硬件说明书

本期分享Zynq-7010/20工业开发板（双核ARMCortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。
Tronlong创龙·2023-08-10 10:28

基于Xilinx Zynq-7010/7020的双核ARM通信开发实例

本文基于XilinxZynq-7010/7020平台进行案例测试。图2echo_test案例案例功能案例功能：C
Tronlong创龙·2023-08-10 10:27

基于Xilinx Zynq-7020/7010实现的双系统解决方案，低延时、低功耗，OpenAMP，ARM+FPGA

为了满足日益复杂的系统要求，基于XilinxZynq-7020/7010实现的双系统解决方案。XilinxZynq-7020/7010是一款集成双核ARMCortex-A9+Arti
Tronlong创龙·2023-08-10 10:27

创龙科技Zynq-7010/20工业开发板（双核ARM Cortex-A9+A7）-性能及参数资料

评估板简介创龙科技TLZ7x-EasyEVM-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC评估板，处理器集成PS端双核ARMCortex-A9
Tronlong创龙·2023-08-10 10:57

创龙科技Zynq-7010/7020异构多核SoC工业级核心板-性能及参数资料

核心板简介创龙科技SOM-TLZ7x-S是一款基于XilinxZynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARMCortex-A9
Tronlong创龙·2023-08-10 10:56

开源IgH EtherCAT主站方案，基于IMX8、ZYNQ、AM335x、T3等平台

前言：创龙科技已基于IMX8、ZYNQ、AM5728、AM5708、AM437x、AM335x、T3/A40i等平台提供了开源EtherCAT主站IgH案例。
Tronlong创龙·2023-08-10 10:56

嵌入式硬件开发学习教程——基于Zynq-7010/7020 Xilinx Vivado HLS案例 （流程说明）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。XilinxVivadoHLS（High-LevelSynthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可
Tronlong创龙·2023-08-10 10:56

任务队列 有一个隐藏的问题

/workqueue/uplat_zynq7000/cache2data/list.h"#include#include#include#include#include#include#include#
洪大宇·2023-08-10 02:29
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他