Zynq(ARM+FPGA)

基于Zynq平台的EtherCAT主站方案实现

Zynq-7000是赛灵思公司（Xilinx）推出的行业第一个全可编程SoC产品,它将双核ARMCortex-A9处理器，低功耗可编程逻辑以及常用的外设紧密集成在一起。ZedBoard
weixin_33994429·2020-07-05 23:00

米尔电子Zynq UltraScale MPSoC核心板资料介绍

米尔ZynqUltraScaleMPSoC核心板（MYC-CZU3EG）是采用Xilinx新一代Zynq处理器。
weixin_33966365·2020-07-05 23:36

ZYNQ基础知识一

参考：UG1181Zynq-7000ProgramableSocArchitrcturePortingQuickStartGuidezynq处理器结构图CPUMODE：Atanygiventime,theCPUcanbeinonlyonemode
weixin_33857679·2020-07-05 23:03

【重点】米尔发布Zynq UltraScale MPSoC核心板

米尔发布新产品：国内首款ZynqUltraScale+MPSoC平台核心板(及开发板)：MYC-CZU3EG。
weixin_33806300·2020-07-05 23:11

Zynq7000系列之芯片引脚功能综述

很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识
weixin_30954265·2020-07-05 22:38

zynq linux 驱动之中断相关

////////////////////////////////////////////////////////////////////////////////////////////////最近在搞zynqlinux
weixin_30920513·2020-07-05 22:45

5.Xilinx RapidIO核例子工程源码分析

www.cnblogs.com/liujinggang/p/10091216.html一、软件平台与硬件平台软件平台：操作系统：Windows8.164-bit开发套件：Vivado2015.4.2硬件平台：评估板：ZYNQ
weixin_30889885·2020-07-05 22:14

深入分析GPIOPS驱动代码-1，Zedboard,zynq-7000

HowtousetheGpioPsinzedboardDifferentfromothermicrocontroller,thezynq-7000cortexa9hasonlyagpiomodule,andthegpiodriverapiisdesignedfortheonlymodule
weixin_30865427·2020-07-05 22:19

Zynq 在Ubuntu上搭建编译环境

http://bbs.elecfans.com/jishu_487981_1_1.html以下操作均在root用户下完成1，下载交叉编译器在ubuntu里下载arm-2010.09-62-arm-xilinxa9-linux-gnueabi.bin安装文件，，放到/tools/中2，同步xilinx的linuxkernelmkdir/kernelcd/kernelgitclonegit://git
weixin_30847271·2020-07-05 22:06

第十三章 ZYNQ-MIZ702 PL中断请求

PL端通过按键产生中断，PS接受到之后点亮相应的LED.本文所使用的开发板是Miz702PC开发环境版本：Vivado2015.4XilinxSDK2015.413.0本章难度系数★★☆☆☆☆☆13.1ZYNQ
weixin_30787531·2020-07-05 22:22

Zynq7000开发系列-7（在Zybo上运行Linaro桌面系统）

目标板：Zybo（7Z010）主机操作系统：Ubuntu14.04.5LTS64bit交叉编译链：arm-xilinx-linux-gnueabi-[gccversion4.9.2(SourceryCodeBenchLite2015.05-17)]Linaro系统：linaro-precise-ubuntu-desktop-20120923-436.tar.gz〇、准备工作1、交叉编译环境搭建，见
weixin_30739595·2020-07-05 21:17

基于ZYNQ的双核启动与通信问题解决

ZynqSoC配备256KB的片上SRAM，可从以下四个源地址进行访问：•利用侦测控制单元（SCU）从任意内核进行访问；•利用SCU通过AXI加速器一致性端口（ACP）从可编程逻辑进行访问；•利用片上存储器
weixin_30735391·2020-07-05 21:12

Zynq Cache问题的解决方法

http://www.openhw.org/module/forum/thread-546879-1-1.htmlhttp://blog.163.com/haibianfeng_yr/blog/static/3457262020179109245981/http://blog.csdn.net/waterhawk/article/details/50723677个人理解，如果使用的AXI_HP接口
weixin_30732825·2020-07-05 21:40

xilinx FPGA普通IO作PLL时钟输入

专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置inputclk的选项中要选择"NoBuffer";具体内部布局分配可以通过Xilinx的FPGAEditor来查看,ZYNQ
weixin_30693183·2020-07-05 21:39

第十二章 ZYNQ-MIZ702 PS读写PL端BRAM

本篇文章目的是使用BlockMemory进行PS和PL的数据交互或者数据共享，通过zynqPS端的MasterGP0端口向BRAM写数据，然后再通过PS端的MaterGP1把数据读出来，将结果打印输出到串口终端显示
weixin_30687051·2020-07-05 21:06

(原创)一步一步学ZedBoard & Zynq(七)：制作ZedBoard上linux根文件系统(ramdisk)

Digilent的OOB设计给出了一个ZedBoard上完整的运行的linux系统所需要的所有文件，包括配置FPGA的bit文件、配置ARMPS系统的First-Stagebootloader(FSBL)和引导linux需要的Second-Stagebootloader(SSBL)、Linux内核zImage、设备树文件devicetree_ramdisk.dtb以及根文件系统ramdisk8M.
weixin_30685047·2020-07-05 21:34

PYNQ系列学习(二)——pynq与zynq对比(一)

Zynq可扩展处理平台是赛灵思新一代FPGA的可编程技术的产品系列。与采用嵌入式处理器的FPGA不同，Zynq产品系列的处理系统不仅能在开机时启动，而且还可根据需要配置可编程逻辑。
weixin_30680385·2020-07-05 21:29

ZYNQ7000 LVDS接口输出配置

xilinx7系列芯片不再支持LVDS33电平，在VCCO电压为3.3V的情况下无法使用LVDS25接口。有些设计者想通过在软件中配置为LVDS25，实际供电3.3V来实现LVDS33也是无效的，原因是xilinx7系列芯片在IO配置方面增加了过压保护，因而无法通过欺骗综合软件的方式强行配置IO，具体参见7-SeriesSelectIOResourcesGuide,page100,Note2sta
weixin_30652271·2020-07-05 21:01

xilinx-zynq教程5-Uboot

zynq-SD卡启动和Flash启动（QSPI）本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。
weixin_30648587·2020-07-05 21:28

ZCU104搭建Ubuntu桌面系统-1安装Petalinux

参考教程：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841948/Zynq+UltraScalePlus+MPSoC+-+Ubuntu
weixin_30646315·2020-07-05 21:26

CH02基于ZYNQ的嵌入式LINUX移植

CH02基于ZYNQ的嵌入式LINUX移植1.1概述实验环境：Windows10专业版Vmwareworkstation14.1.1Ubuntu16.04.3XilinxSDx2017.4实验内容：很多人问我怎么不用
weixin_30641465·2020-07-05 21:52

Zynq7000系列之芯片系统结构概述

相比较经典的FPGA，Zynq7000系列最大的特点是将处理系统PS和可编程资源PL分离开来，固化了PS系统的存在，实现了真正意义上的SOC（SystemOnChip）。
weixin_30617737·2020-07-05 21:03

第十四章 ZYNQ TIMER定时器中断

上篇文章实现了了PS接受来自PL的中断，本片文章将在ZYNQ的纯PS里实现私有定时器中断。每隔一秒中断一次，在中断函数里计数加1，通过串口打印输出。
weixin_30596165·2020-07-05 21:44

ZYNQ之uboot，kernel，设备树，文件系统生成。

Vivado：2016.4Linux：Ubuntu16.4ZYNQ：xc7z020下载文件名称2016.4-zed-release.tar.xzdevice-tree-xlnx-xilinx-v2016.4
weixin_30575309·2020-07-05 21:02

ZYNQ. LwIP.PHY.KSZ9031RNX

新一块板子米尔科技的z-turn使用的PHY芯片是Micrel的KSZ9031RNX而不是zedboard上的Marvell的。直接使用lwip的echoserverdemo时会报错，无法启动。在网上找了很久终于找到几篇关于这个问题的文章。修改PHY的驱动xemacpsif_physpeed.c文件该芯片的PHYIdentifier是0x0022bsp设置中修改参数以提速MEM_SIZE52428
weixin_30576859·2020-07-05 21:31

xilinx-zynq教程1-helloworld

zynq-helloworld本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。
track sun·2020-07-05 21:02

深入分析GPIOPS驱动-3 ， ZEDBOARD, ZYNQ-7000

GpioPsinDepth–3GpioPsDriverAPIUserGuideFindthedirectoryinXilinxISEinstallation,wecanfindsomeusefuldriverapisourcesanddocuments,asshownfollowing:Godirectlyintogpiops_v1_01_afolder:Driversourceslocatein
weixin_30514745·2020-07-05 21:38

S02_CH07_ ZYNQ PL中断请求

S02_CH07_ZYNQPL中断请求7.1ZYNQ中断介绍7.1.1ZYNQ中断框图可以看到本例子中PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1和CPU0。
weixin_30507269·2020-07-05 21:33

ZYNQ地址分配问题

首先给出一篇很好的文章：Zynq构建SoC系统深度学习笔记-05-PL读写DDR3http://www.eefocus.com/antaur/blog/17-08/423773_0818c.html这个博主的一系列文章写的很好
weixin_30481087·2020-07-05 21:10

谈谈对zynq的浅显理解

zynq并不能说是一个嵌入arm核的FPGA。从它的启动过程就可以发现，绝对是arm主导的，所以称它为以高性能FPGA为外设的双核arm或许更为合适。以下是优势：第一个：开发环境的大集成。
weixin_30405421·2020-07-05 20:05

CH01基于Ubuntu系统的ZYNQ-7000开发环境的搭建

1.1概述实验环境：Windows10专业版Vmwareworkstation14.1.1Ubuntu16.04.3XilinxSDx2017.4实验内容：国内Windows系统盛行，普通使用者或者是开发人员都喜欢用Windows，但其实，不管是软件开发人员还是硬件开发人员，在Linux/Unix操作系统下进行开发才是最明智的选择，在这里可以轻易找到任何有用的开源软件（开源并不代表免费），接下有时
weixin_30388677·2020-07-05 20:57

ZYNQ的NFS挂载

好长时间没摸带mmu的ARM处理器了，今天应同学要求，折腾了一下NFS的挂载，因为bootloader是我的兴趣，平常要么使用串口进行数据传输，要么使用dnw进行usb数据传输，NFS也总是在做，就是做了忘，今天特意花了点时间把调试的过程记录一下，以备以后参考。：P首先在虚拟机下确定确定NFS和PORTMAP是否已经打开，并在etc/exports下输入/NFS218.199.182.*(rw,s
詹小布·2020-07-05 20:51

读懂 PetaLinux：让 Linux 在 Zynq 上轻松起“跑”（转）

对于Zynq这样一个“ARM+可编程逻辑”异构处理系统我们已经不陌生，其创新性大家也有目共睹。
weixin_30378623·2020-07-05 20:15

Zynq-7000 MiZ701 SOC硬件使用手册

一、整体概述4二、应用领域及人群4三、硬件配置4BANK资源分配6四、MiZ701开发板功能描述74.1全编程SOC（AllProgrammableSoC）74.2内存（Memory）74.2.1DDR374.2.2PROMSPIFALSH84.2.3TF卡94.3USB104.3.1USBOTG104.3.2MiZ701USBTOUART114.3.3USBESD保护114.3.4JTAG接口1
weixin_30357231·2020-07-05 20:26

Zynq学习笔记（1）

做硬件的第一个实例，一般当然是LED点灯啦~硬件：ZedBoard软件：ISE14.71、新建工程2、选择平台3、新建完成后，输入如下代码：`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////Create
weixin_30342209·2020-07-05 20:13

FPGA初体验之用户IP核封装

实验平台：Vivado2015开发板：XilinxZYNQ-7020内容：创建和封装用户IP核流程第一步：打开Vivado2015，新建工程。第二步：更改工程名和存放路径，点击下一步。
weixin_30319153·2020-07-05 20:20

第十一章 ZYNQ-MIZ701 PS读写PL端BRAM

本篇文章目的是使用BlockMemory进行PS和PL的数据交互或者数据共享，通过zynqPS端的MasterGP0端口向BRAM写数据，然后再通过PS端的MaterGP1把数据读出来，将结果打印输出到串口终端显示
weixin_30300523·2020-07-05 20:31

第七章 ZYNQ-MIZ701 GPIO使用之EMIO

如你所见zynq的GPIO，分为两种，MIO(multiu
weixin_30298497·2020-07-05 20:58

第十二章 ZYNQ-MIZ701 PL中断请求

PL端通过按键产生中断，PS接受到之后点亮相应的LED.本文所使用的开发板是Miz701PC开发环境版本：Vivado2015.4XilinxSDK2015.412.0本章难度系数★★☆☆☆☆☆12.1ZYNQ
weixin_30247307·2020-07-05 20:24

第十章 ZYNQ-MIZ701 DDR3 PS读写操作方案

本编文章的目的主要用简明的方法在纯PS里对DDR3进行读写。本文所使用的开发板是Miz701PC开发环境版本：Vivado2015.4XilinxSDK2015.410.0本章难度系数★☆☆☆☆☆☆10.1搭建硬件工程Step1:新建一个名为为Miz701_sys的工程Step2:选择RTLProject勾选DonotspecifysourceatthistimeStep3:选择xc7z010cl
p是马甲·2020-07-05 20:20

vivado学习之PS与PL通信

2、在block中添加zynq的核，同
weiweiliulu·2020-07-05 20:07

xilinx 7系列FPGA之XADC的学习笔记

Xilinx的7系列FPGA和Zynq器件在片上集成了模数转换器和相关的片上传感器（内置温度传感器和功耗传感器），可在系统设计中免去外置的ADC器件，有力地提高了系统的集成度，在7系列FPGA里，除了少数
weichen001122·2020-07-05 20:22

ZYNQ 7000 PS和PL 信号、接口、管脚分布

1.ZYNQ7000PS端和PL端都有自己独立的电源引脚（PowerPin）2.PS端接口和信号：PS_CLK（Systemreferenceclock）POR_RST_N（Poweronreset,activelow
技术先生·2020-07-05 20:18

ZC702开发板简介

主芯片Zynq-7020里面集成ARMCortex-A9双核和Xilinx的Artix7FPGA，可以尝试嵌入式软件和FPGA协同开发，可玩度非常高。先上个图。
WaveRider2012·2020-07-05 20:23

学习Zynq-7000的入门书单

EntranceReadings:1.Zynq-7000UserGuidesZynq-7000AllProgrammableSoC:Concepts,Tools,andTechniqueshttp://
0X32·2020-07-05 19:54

ZYNQ PS端内核驱动解决竞态问题

现在的Linux系统并发产生的原因很复杂，总结一下有下面几个主要原因：①、多线程并发访问，Linux是多任务(线程)的系统，所以多线程访问是最基本的原因。②、抢占式并发访问，从2.6版本内核开始，Linux内核支持抢占，也就是说调度程序可以在任意时刻抢占正在运行的线程，从而运行其他的线程。③、中断程序并发访问，这个无需多说，学过STM32的同学应该知道，硬件中断的权利可是很大的。④、SMP(多核)
四叶草听雪·2020-07-05 19:25

ZYNQ DMA实现PS与PL间数据传输通信

一，PS到PL的数据传输流程:1，传输过程（1）、向PL端查询剩余数据存储长度（以byte为单位）；（2）、通过写寄存器设置PL端DMA数据传输开始地址；（3）、通过写寄存器设置PL端DMA数据传输长度（以byte为单位）；（4）、通过写寄存器启动PL端DMA传输；（5）、通过读寄存器查询PL端DMA是否完成数据传输；在SDKPS端代码：PS（ARM）端驱动代码如下：#defineWRITE_SP
四叶草听雪·2020-07-05 19:25

ZYNQ petalinux 设备树驱动双DMA循环切换传输数据

1,单个DMA每次只能发送一定量的数据，但对于数据源来说数据时源源不断产生的，所以在单个DMA单次发送完成至下一次传输期间，这段时间的数据流失了，所以采用两个DMA实现循环发送数据，防止数据丢失。自定义一个IP核用于产生源源不断的测试数据模拟数据源，再自定义一个IP用于切换DMA发送数据。通过axi-gpio启动数据源产生数据，数据流再通过DMA切换模块分批次将数据送往DMA。每个DMA发送20万
四叶草听雪·2020-07-05 19:25

ZYNQ EMMC/FLASH/SD卡硬件性能测试

vivado硬件配置：勾选上SD0，SD1，FLASH和PS_UART生成.bit，导入SDK，分别建硬件测试工程1，EMMC裸机读写测试方法：使用了XILINXSDK库函数实现读写，先往EMMC里面写1024个数据，然后读出来对比；#include#include"xparameters.h"#include"xil_exception.h"#include"xsdps.h"#include"x
四叶草听雪·2020-07-05 19:25

ZYNQ DDS产生载波FFT变换

vivado2017.41,DDS的配置2，FFTip核配置3，代码`timescale1ns/1psmodulefft(inputaclk,inputaresetn,output[7:0]fft_real,output[7:0]fft_imag,output[17:0]data,output[15:0]dds_m_data_tdata,output[11:0]xk_index);wire[15:
四叶草听雪·2020-07-05 19:25
上一页 28 29 30 31 32 33 34 35 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他