Zynq(ARM+FPGA) 第28页

vivado2018.3 ZYNQ双核AMP CPU1中断不响应

zynq在进行双核设计时，看教程首先需要对核1的bsp做如下设置然后再核1设计过程中，通过函数绑定核中断，查看相关文档知道-DUSE_AMP=1的作用是：CPU0先启动运行初始化系统，然后启动CPU1，

知芯科技·2020-07-14 12:57

ZYNQ 7000 Linux 驱动开发（一）基础驱动开发

虚拟机软件版本：VMware14.1.1Linux系统版本：ubuntu-16.04.6petalinux版本：petalinux-v2019.2vivado版本：Vivado2019.2此工程是在《ZYNQ7000Linux

桃叶儿·2020-07-14 10:43

怎么对ZYNQ的FCLK做时钟组约束

前言对于包含PS和PL的设计，两者的数据交互PL必然会用到PS端的时钟。对于FCLK（PS端时钟输入到PL端）的约束，此时钟的基础约束已在IP中产生。以下想约束其异步时钟的时钟组特性。注意事项：FCLK的名字在综合时不可见，在适配阶段才可见，所以对于约束文件的属性需要选择只在适配阶段有效，否则综合时报警告（感觉无伤大雅）。但PL中又有别的时钟，与FCLK是异步的，而且这些时钟之间并不需要进行时序分

小翁同学·2020-07-14 09:42

Zynq-7000开发环境的搭建一

VMwareWorkstation的安装作者：OpenS_Lee1背景知识Linux是一套免费使用和自由传播的类Unix操作系统，是一个基于POSIX和UNIX的多用户、多任务、支持多线程和多CPU的操作系统。它能运行主要的UNIX工具软件、应用程序和网络协议。它支持32位和64位硬件。Linux继承了Unix以网络为核心的设计思想，是一个性能稳定的多用户网络操作系统。Linux操作系统诞生于19

微信公众号：FPGA开源工作室·2020-07-14 07:21

[Xilinx FPGA] #5 Vivado 工程文件的结构

\impl_1文件夹中的.bin和.bit即为编译生成的可执行文件project_name.sdk：SDK环境代码，一般是ZYNQ设计中关于PS端的代码project

Zenor_one·2020-07-14 06:10

Xilinx ZYNQ平台下构建Linux + Xenomai实时操作系统

前言Xenomai是一种采用双内核机制的Linux内核的强实时扩展。由于Linux内核本身的实现方式和复杂度，使得Linux本身不能使用于强实时应用。在双内核技术下，存在一个支持强实时的微内核，它与Linux内核共同运行于硬件平台上，实时内核的优先级高于Linux内核，它负责处理系统的实时任务，而Linux则负责处理非实时任务，只有当实时内核不再有实时任务需要处理的时候，Linux内核才能得到运行

Huster-ty·2020-07-14 04:38

ZYNQ7000 Linux软件环境搭建与调试手册

ZYNQ开发流程框图ZYNQ操作系统搭建——环境搭建1.虚拟机VMware-player-14.1.1-7528167.exe2.linux系统ubuntu-17.10.1-desktop-amd64.

Doriswang84·2020-07-14 04:42

Vivado入门笔记-SOC-快速入门

简介开发板：zedbord，其实任意zynq系列，开发流程都差不多。这里通过简单的示例，一步一步操作，就会学会怎么建立SOC架构，并完成配置。

AccFPGA·2020-07-14 03:45

ZYNQ平台学习--(1)新建工程

1.建立工程打开Vivado软件，在欢迎界面点击CreateNewProject，即可新建工程。如图1所示，点击Next。图1新建工程输入工程名和工程位置，并勾选Createprojectsubdirectory，然后点击Next，如图2所示。图2工程设置选择RTLProject，勾选Donotspecify......（这样可以跳过添加源文件的步骤，源文件可以后面再添加），点击Next，如图3所

ryuuei_1984·2020-07-14 02:54

ZYNQ-7000的Vivado裸机开发流程

创建工程（CreateProject）创建块设计（CreateBlockDesign）添加ZYNQ7ProcessingSystemIP核根据自己的设计需要，修改ZYNQ7的相关配置，如时钟，串口，定时器

whustxsk·2020-07-14 02:36

Zynq----Xilinx SDK工程环境设置

①选择芯片型号，ps7_cortexa9是针对Zynq7000系列，psu_cortexa53是针对ZynqMp系列。

海歌也疯狂·2020-07-14 01:16

FPGA学习——Xilinx Vivado 实现led流水灯详解

时序约束仿真设置并配置激励文件(中小等项目可跳过，直接在线调试毕竟仿真时间太久)生成bit文件导入fpga中——在线调试判断是否达成目标功能1.建立工程建立led工程，然后Next直到选择开发板型号（我的是xilinx黑金zynq7010

jiufafeng·2020-07-14 01:51

vivado中创建一个zynq嵌入式系统

根据zedboard_CTT_v2013_2_130807的P17创建一个嵌入式系统添加ZYNQ71、双击以自定义处理系统设置在重新定制IP窗口的默认视图显示了处理ZYNQ系统框图。

kobesdu·2020-07-14 01:13

Zynq-Linux移植学习笔记之二-知识点

在zynq上进行Linux的移植并基于Linux进行驱动开发需要涉及到很多东西，用一张图说明要掌握哪些知识：如上图所示，对开发驱动的人来说，既要懂软件也要懂硬件，软件上需要对操作系统结构和接口有深入的了解

Felven·2020-07-14 01:29

Vivado如何清理工程并保证不缺失必要文件

ISE在支持老版本器件的基础上，目前也支持7系列/ZYNQ的设计，但是效率不能和Vivado相比。关于vivado的基本使用这里不多说，主要把一些问题点整理成“错题

Upsame·2020-07-14 00:34

一、vivado中建立工程，创建zynq嵌入式系统

创建zynq嵌入式系统：创建一个blockDesign，在FlowNavigator区域展开IPIntegrator，选择createBlock

魔亦有道·2020-07-14 00:54

一个简单的驱动开发例程——GPIO流水灯（vivado工程）

前言本例程基于Xilinx公司的zynq系列zedboard开发板。（其他芯片类似，只需简单修改）使用Vivado、XSDK与Petalinux工具。

和其光-同其尘·2020-07-14 00:54

zedboard--qt在zedboard的运行（十四）

下载qt-everywhere-opensource-src-4.7.3.tar.gz，这里下载源码和Xilinx公司提供的Zynq的Qt配置文件qmake.conf，感谢别人的分享，这个的版本是4.7.3

iverson1991·2020-07-13 22:08

zynq挂载32M qspi flash后不能复位的问题

今天遇到一个奇怪的现象，zynq平台搭载了一个32Mqspiflash，我将其中高16M作为一个分区放了一个jffs2文件系统，在系统启动后mount到根文件系统ramdisk中。

Lmmmmbbb·2020-07-13 13:34

ARM架构修改DMA大小

问题描述：在ZYNQ上加载一个视频编码芯片驱动失败，芯片接口为PCIE。查看现象，是调用pci_alloc_consistent申请DMA空间失败。

tea1896·2020-07-12 00:54

zynq开发之建立BOOT.bin文件通过QSPI-FLASH方式从J-tag启动过程

1.新建vivado工程2.配置好顶层verilog文件3.creatblockdesign添加zynqIP4.根据硬件配置好zynq相关参数5.runblockautomation-generateoutputproducts6

哈塞给，套离开套·2020-07-11 18:37

ZED Board从入门到精通系列（七）——Vivado+SDK实现MP3播放

本文将给出通过VivadoIDE开发Zynq平台上PS裸机应用程序的流程。通过与本系列博客（三）对比，读者将看到Vivado开发更高效、快捷。MP3我们都听过，现在我们可以用ZED-Board来听。

卜居·2020-07-11 10:43

Linux AHCI驱动分析之设备初始化

基于XilinxZynqPetalinux2015.2.1，linux3.19内核AHCI（sata）相比nvme是老技术，快淘汰了，进入公司的时候，差不多已经做完了，没啥新东西给你做了，丧失了掌握AHCI

黑客三遍猪·2020-07-11 00:43

ZYNQ_IIC读写M24M01记录板子状态

ZYNQ_IIC读写M24M01记录板子状态1M24M01特点1.1特征1，兼容IIC的模式：1MHz；400kHz；100kHz；2，内存大小：1Mbit=128Kbyte；页大小为256byte；3

youbin2013·2020-07-10 13:40

Zynq-Linux移植学习笔记之三-ramdisk

在zynq上进行linux加载过程中，需要用到一个很重要的文件-ramdisk，在网上百度了一下，发现ramdisk在内存区外分配一个综合的块，用它作为文件系统的回写堆。

Felven·2020-07-09 18:40

SRIO系统初始化过程和路由配置

RapidIO_Rev_2.2_Specification》书籍《RapidIOTheEmbeddedSystemInterconnect》系列博客SRIO学习系列博客RapidIO（还介绍了TSI721）XilinxzynqzynqMPRapidIOSRIOIDTCPS1848SRIO

黑客三遍猪·2020-07-09 12:48

zynq FPGA 的双目视觉毕业设计（三）之MATLAB 双目摄像头标定

1.简介这篇只介绍怎么使用matlab工具进行双目标定，准备工作：怎么获取双目图片，请参考我的zynqSD卡写入摄像头图像（图片格式）；怎么自己制作高清标定板，请见高精度标定板的制作；matlab是个强大的工具

宏强子·2020-07-08 19:03

ZYNQ+Vivado2015.2系列（十）MIO/EMIO再识，MIO的引脚“复用”，EMIO当作PS的接口连接PL

下面我们双击ZYNQ核：我们到MIO的配置里，把其他的勾都去掉，去GPIO里看看：这些都是使用其默认连接的，比如说MIO[6...2]这些就是

ChuanjieZhu·2020-07-08 11:39

ZYNQ基础----通过AXI4接口向内存中写入数据

black_pigeon·2020-07-08 01:08

（二）ZYNQ + VIVADO 笔记：MIO实验

第一部分前言MIO实验的主要目的包括以下：1、掌握利用VIVADO，添加GPIO2、掌握SDK库函数控制输出GPIO3、掌握SDK直接操作寄存器控制GPIO输出然后有关于第一节中提到的那本修炼秘籍，确实挺好用的，看书肯定是要比看视频快的，所以，之后会以书籍资料为主，视频资料为辅。书籍资料的相关资源如下：https://download.csdn.net/download/iatkotw1998/1

凯旋勃兰登堡·2020-07-07 10:34

简单易懂的AXI_Lite 总线详解

简单易懂的AXI_Lite总线详解1、前言AXI_LITE协议主要应用于Xilinx的ZYNQ芯片构架下的ARM和FPGA之间的数据读写，更偏向于单个寄存器的读写。

胡闹儿·2020-07-07 09:09

Vitis尝鲜（二）

本例硬件平台为ZYNQ平台，具体芯片为XC7Z035。

碎碎思·2020-07-06 23:55

学会Zynq（5）GPIO中EMIO的使用方法

之前的HelloWorld和MIO使用都算是纯PS部分，也就是把Zynq单纯地当作ARM使用。

FPGADesigner·2020-07-06 21:05

学会Zynq（4）GPIO中MIO的使用方法

Zynq设计与代码详解与第1篇相似，建立一个工程，配置好Zynq的时钟和DDR后，需要在MIOConfiguration->I/OPeripherals->GPIO中选中GPIOMIO。

FPGADesigner·2020-07-06 21:05

ZYNQ:GPIO、MIO、EMIO 简洁笔记（含实验程序）

概述：最近开始学习ZYNQ的嵌入式部分，在这里对GPIO,MIO,EMIO做一个简单整理，并做一个通过使用GPIO外设通过MIO控制PS端的LED的简单实验，后面会补上AXI部分笔记。

千歌叹尽执夏·2020-07-06 19:33

ubuntu系统下使用vivado SDK相关注意事项

环境：ubuntu16.04，zynq-7000开发板问题1：出现launchSDK无响应的情况解决方法：在你安装vivado的目录下找到这个文件：Xilinx/SDK/2016.3/eclipse/lnx64

李纳克斯·2020-07-06 17:42

嵌入式Linux-启动时间优化

系统主要配置：ZYNQ：zc7010u-boot：2014.2OS:Linux2014.2编译器：gcc4.2.020070413(CodeSourcerySourceryG++Lite20

linux_0416·2020-07-06 17:15

Vivado SDK 调试程序时，DBUG模式相关设置

在用Zynq做开发的时候，为了知道应用程序的运行情况，需要在DBUG模式下运行程序，这种模式和程序在芯片上运行的方式有点差别，所以需要更改相应的设置。

zxczyx·2020-07-06 14:17

FPGA挂载NVME SSD（一）

国外的FPGA大牛JeffJohnson写了一个FPGA挂载NVMESSD的教程http://www.fpgadeveloper.com/2016/04/zynq-pci-express-root-comple

zkf0100007·2020-07-06 13:33

ZYNQ IIC EEPROM读写例程

硬件平台为PYNQ-Z2，从RaspberryPiHeader通过杜邦线连接AT24C02小板。软件代码直接用的ZC706BIST中的代码。调试过程中遇到了两个坑：1.PYNQ-Z2USERMANUAL中RaspberryPiHeader的管脚定义图居然是错的，还是要以原理图为准正确的管脚定义如下：2.要注意24C02的地址，如果A[2:0]都接GND，那地址就是0xA0，但是地址只有7位，所以要

zkf0100007·2020-07-06 13:32

ST7735 FPGA驱动

买了一块ST7735的1.3寸彩色OLED，将卖家提供的STM32程序很快移植到了ZYNQ上，点屏成功。用IO模拟确实很慢，抓波形看了一下，SCK大概是1MHz的样子，单色刷屏时，延迟较大。

zkf0100007·2020-07-06 13:32

ZynqMp开发环境搭建(Ubuntu)

初学Linux，现在要在Linux系统上搭建ZynqMp的开发环境。之前虚拟机上用的Ubuntu，想换成真～Linux，记录一下安装过程。1.启动u盘制作1.使用Rufus软件，下载后直接使用。

@大象鼻子长@·2020-07-06 13:56

zynq学习笔记之petalinux （1）安装Ubuntu16.04.1

版本信息：WIN7，VMware12，Ubuntu16.04.1_64bit虚拟机的安装要满足Xilinx的官方文件UG1144（2017.4版）的要求：•Minimumworkstationrequirements:°8GBRAM(recommendedminimumforXilinxtools)°2GHzCPUclockorequivalent(minimumof8cores)°100GBfr

ck04_jige·2020-07-06 13:17

zynq学习笔记之petalinux （3）petalinux 创建自定义工程

目录1，在Vivado上创建硬件平台2，在linux中创建工程3，导入硬件配置文件4，生成镜像文件5，SD卡启动对于特定的硬件平台（开发板），petalinux可以通过下载官方BSP来直接创建文件，可以省去很多麻烦。但是在实际运用中，不可能只是从BSP生成，现在我们开始创建一个自定义的工程。1，在Vivado上创建硬件平台在Vivado上创建硬件平台，生成*.hdf文件。（我的Vivado安装在W

ck04_jige·2020-07-06 13:46

zynq学习笔记之petalinux （2）安装petalinux 2017.4

目录1，更换apt-get源2，安装petalinux的依赖库3，修改/bin/sh4，安装petalinux2017.4已经在上一篇中成功安装了Ubuntu16.04.1，终于可以开始安装petalinux了。。。petalinux版本2017.4安装包：petalinux-v2017.4-final-installer.run1，更换apt-get源更换apt-get源（换成阿里云的，速度不错

ck04_jige·2020-07-06 13:45

ZYNQ 复位子系统

SystemSoftwareReset4、WatchdogTimerResets5、SecureViolationLockDown6、DebugResets7、PeripheralResetControl8、ResetEffects在《ZYNQ

爱洋葱·2020-07-06 12:25

Linux Reserved Memory 预留内存

LinuxReservedMemoryhttps://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841683/Linux+Reserved+Memory前言基于XilinxZynqSoC

fire_drangon·2020-07-06 12:41

Zynq-Linux移植学习笔记之四-fsbl

这一篇讲一讲FSBL1、FSBL简介在zynq上运行程序的时候，加载过程中肯定需要用到一个文件，那就是fsbl，fsbl的全称为firststagebootloader，从字面上就能够看出这是zynq启动第一阶段的加载程序

Felven·2020-07-06 12:48

基于ZYNQ的双核CPU之间的通信

基于ZYNQ的AMP架构双核应用程序开发项目简述CPU0代码CPU1代码运行结果双核CPU的固化SD卡参考文献总结项目简述我们都知道ZYNQ中有两个ARM核，但是如何使ZYNQ运行这两个ARM核，以及双核之间的数据如何进行交互是非常重要的问题

朽月·2020-07-06 12:56

推荐频道

Zynq(ARM+FPGA)