Zynq(ARM+FPGA)

ZYNQ激光测风雷达设计流程

一，信道天线部分：激光器发射出种子光，激光探测器收到种子光回波后与探测器本振信号相乘对不同强度波长进行混频差分，经过探测器中的低通滤波器将频移动传给AD高速采集板。二，信号处理部分（FPGA端）雷达调焦电机达到指定位置，转动电机带动镜头开始旋转，齿轮经过光电管，光电管输出脉冲信号。信号处理板收到一个脉冲信号，采用上升沿触发方式。信号处理板开始采集信号，按照400M采样率计算，一次性采集102400
四叶草听雪·2020-07-05 19:25

ZYNQ petalinux将系统启动文件固化到EMMC

先明确：/dev/mmcblk0p1是SD卡的FAT区，/dev/mmcblk0p2是SD卡的EXT4，/dev/mmcblk1是未进行分区的EMMC；一会下面会讲到要讲把EMMC分为/dev/mmcblk1p1和/dev/mmcblk1p2。1,vivado硬件配置，要选择EMMC代表的SD1;2,编译petalinux：执行petalinux-config。（1）选择SubsystemAUTO
四叶草听雪·2020-07-05 19:24

ZYNQ 在linux 通过AXI_GPIO操作电平

在petalinux通过AXI_GPIO操作电平,以zynq为例，vivado工程：axi_gpio_n都是选择的一位输出：管脚约束：set_propertySEVERITY{Warning}[get_drc_checksUCIO
四叶草听雪·2020-07-05 19:24

ZYNQ7000环境安装报错解决

一，“mkimage”commandnotfound–U-Bootimageswillnotbebuilt我们需要安装依赖包：sudoapt-getinstalluboot-mkimage但却提示”现在没有可用的软件包uboot-mkimage，但是它被其它的软件包引用了,，这可能意味着这个缺失的软件包可能已被废弃“怎么破？按照其提示，安装”u-boot-tools“即可：sudoapt-geti
四叶草听雪·2020-07-05 19:24

ZYNQ-Linux学习笔记（2）-在Xilinx SDK中建立Linux应用程序

写在前面：注意：在前篇中所用的工具都是2015.2，从这篇开始将使用2017.4进行操作。安装环境：win7,win10,XilinxSDK2017.4,XilinxVivado2017.4虚拟机：Ubuntu16.04，petalinux2017.4建立Petalinux工程在安装好petalinux2017.4的Ubuntu中（具体安装方法请参考上一篇），新建一个工程petalinux-cre
网布·2020-07-05 19:00

ZYNQ-Linux学习笔记（3）-导入硬件，配置，编译，生成，烧录 Petalinux 2018.2

ZYNQ-Linux学习笔记（3）-导入硬件，配置，编译，生成，烧录Petalinux2018.2Petalinux2018.2安装Step1:下载文件Step2:安装依赖包Step3:安装petalinux
网布·2020-07-05 19:00

xilinx zynq 7000 FSBL启动分析（二）

前言在上一次分析中，分析到了HandoffAddress=LoadBootImage();在分析这个函数之前，在从0地址运行之前，在复位（上电复位）之后会从bootROM这个位置开始执行代码，在bootROM中，程序会将QSPI（如果是从qspi启动的话）的前nK的数据拷贝到OCM中，然后跳转到OCM中执行。把生成的BOOT.bin文件用二进制程序打开，根据数据手册可以分析一下前面的数据含义。BO
网布·2020-07-05 19:59

（六）Zedboard上面实现DDR3的读写操作和BRAM的使用

ZYNQ的每一个BRAM36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。每一个BRAM都有两个共享数据的独立端口，当然
wahahaguolinaiyou·2020-07-05 19:49

SoC 第三讲 AMP架构双核应用程序开发和软中断处理（二）—— ZYNQ 的中断介绍

SoC第三讲AMP架构双核应用程序开发和软中断处理（二）——ZYNQ的软中断本节介绍ZYNQ基于ARM架构的中断原理和结构，包括中断控制器（GIC）。
摆渡沧桑·2020-07-05 19:46

Zynq的PL-PS中断在设备树中的描述

http://blog.csdn.net/klaus_wei/article/details/42915545dma-channel@40400000{compatible="xlnx,axi-dma-mm2s-channel";interrupts=;xlnx,datawidth=;xlnx,device-id=;};interrupts=;interrupts属性由3个u32组成(可以参考GI
躺着的树懒·2020-07-05 19:34

Linux uboot下新增phy的生效流程解析（Zynq平台）

driver/net/phy/phy.c：phy_init()里通过宏CONFIG_PHY_MARVELL来初始化具体phy芯片，宏的定义在xxx_config.h中；driver/net/phy/marvell.c：phy_marvell_init()中phy_register(&M88E1518_driver)来注册具体型号的phy芯片；phy_register()的定义在phy.c，stru
躺着的树懒·2020-07-05 19:34

ZYNQ中的UIO驱动和中断程序学习【Xilinx-Petalinux学习】

在网上看到了何晔老师写的一篇文章：当ZYNQ遇到LinuxUserspaceI/O（UIO）本人一直都在做硬件、FPGA对驱动来说只会裸奔。。在Linux底下的驱动基本上完全不会。
vacajk·2020-07-05 19:56

-02-Xilinx的SerDes接口介绍【Xilinx-LVDS读写功能实现】

熊猫君的文章“Zynq高速串行CMOS接口的设计与实现”，都已经说清楚了，大神~~参考文档ug953，ug471，我们为了捕获OV7251摄像头LVDS的数据信号，将会使用的以下资源：-IDELAYCTRL
vacajk·2020-07-05 19:55

ZYNQ学习：GPIO、MIO、EMIO的区别

芯片型号：XC7Z010-1CLG400CVivado版本：2016.1点亮流水灯，共使用了三种方式：（1）PS通过MIO点亮PS端LED（2）PS通过EMIO点亮PL端LED（3）PS通过AXI点亮PL端LED。1.MIO与EMIO首先来理清楚MIO与EMIO的关系。MIO是PS的I/O引脚，一共有54个，分为Bank0与Bank1，可以接许多外设比如UART、SPI或GPIO等，另外可以引脚复
FPGA难得一P·2020-07-05 19:50

zynq视频显示系统设计

1）性能指标Ø分辨率：支持1920x1080p60HZ视频流格式，24位RGB色显示；Ø功能：支持至少3个缓存帧、支持水平垂直方向自动滚屏，支持VGA和HDMI；Ø接口：支持AXIHP接口DDR3访问、支持AXILite接口进行CPU配置。Ø资源：（LUT、slice）<20%，BlockRAM<10%,DSP<5%，clockresource<50%3.2处理流程与状态说明图2VGA视频显示系统
u924512005·2020-07-05 18:31

Zynq+zcu106学习随笔3-搭建pateLinux

接着搭建vcu的软件开发环境，文档里第一句就是在包含SDK的Xilin®PetaLinux下使用vcu,所以先来看看什么是petalLinux,它是Xilinx公司推出的嵌入式Linux开发工具，专门针对Xilinx公司的FPGASoC芯片和开发板，用户可以在PetaLinux工具的帮助下进行完整的开发流程，包括设计，验证，仿真，下载等；petaLinux需要在Linux操作系统主机下运行，由于习
蓝色E旋风·2020-07-05 18:08

Zynq+zcu106学习随笔1-环境搭建

由于项目需要，很早的时候就拿到zcu106开发板了，这时才体验到网上找不到相关资料，什么都得靠自己慢慢摸索Xilinx官方英文手册的感觉，才知道大佬们能把第一手资料归纳整理分享出来能给后来者提供多少便利，所以突发奇想想把自己的学习过程记录下来。废话不多说了，进入正题。刚开始在Vivado上搭建zcu106的工程就懵了，没有设备型号选择。花了好长时间才弄明白。首先，在Xilinxinformatio
蓝色E旋风·2020-07-05 18:36

Xilinx ZYNQ 7000+Vivado2015.2系列（六）创建一个基于AXI总线的GPIO IP并使用

前言：FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIOIP，利用PL的资源来扩充GPIO资源。
ChuanjieZhu·2020-07-05 18:22

ZYNQ+Vivado2015.2系列（十五）AXI Timer 用户定时器中断控制LED

前面的中断学习中我们学了按键，GPIO，Timer，是时候把它们整合到一起了。今天我们混合使用PS/PL部分的资源，建立一个比较大的系统。板子：zc702。实现功能如下：1.通过串口打印信息询问你要按SW5还是SW7；2.当正确的按键被按下，定时器启动，关闭ledDS23；3.当定时器溢出后触发中断，开启DS23，系统回到1。我们用一个AXIGPIO连接到SW5，EMIO连接SW7，MIO连接DS
ChuanjieZhu·2020-07-05 18:22

Xilinx ZYNQ 7000+Vivado2015.2系列（五）之ZYNQ的三种启动方式-JTAG、SD card、Flash

ZYNQ有两大类启动模式：从BootROM主动启动，从JTAG被动启动。在没有外部
ChuanjieZhu·2020-07-05 18:22

ZYNQ+Vivado2015.2系列（十一）BRAM的使用——PS与PL交互数据，及其与DRAM（Distributed RAM）的区别

ZYNQ的每一个BRAM36KB，7020的BRAM有140个（4.9M），7030有265个（9.3M），7045有545个（19.2M）。
ChuanjieZhu·2020-07-05 18:22

ZYNQ+Vivado2015.2系列（十四）按键中断控制LED亮灭

硬件部分添加zynq核：勾选串口用于打印信息，勾选EMIO，我们控制两个led，所以需要2bitPL到PS的中断勾选上：PL时钟什么的都用不到，我们用的按键不需要时钟，EMIO属于PS。
ChuanjieZhu·2020-07-05 18:22

ZYNQ+Vivado2015.2系列（七）软硬件联合Debug观察AXI总线读、写时各信号的时序

前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。具体做法是创建一个基于AXI总线的加法器模块，在Vivado里将AXI总线添加到debug信号里，实际上是用逻辑分析仪探测信号，在SDK端通过deb
ChuanjieZhu·2020-07-05 18:22

ZYNQ+Vivado2015.2系列（十三）私有定时器中断

私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。CPU的私有中断(PPI)，5个：全局定时器，私有看门狗定时器，私有定时器以及来自PL的FIQ/IRQ。它们的触发类型都是固定不变的，并且来自PL的快速中断信号FIQ和中断信号IRQ反向，然后送到中断控制器因此尽管在ICDICFR1寄存器内反映的他们是低电平触发，但是PS-PL接
ChuanjieZhu·2020-07-05 18:22

Xilinx ZYNQ 7000+Vivado2015.2系列（一）之流水灯（纯PL）

前言：学习Xilinx的ZYNQ7000系列，用的板子是zc702（注意不是zedboard），SOC型号是xc7z020。
ChuanjieZhu·2020-07-05 18:51

Xilinx ZYNQ 7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO

前言：ZYNQ7000有三种GPIO：MIO，EMIO，AXI_GPIOMIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO
ChuanjieZhu·2020-07-05 18:51

ZYNQ+Vivado2015.2系列（八）ARM+FPGA的优势，PS控制PL产生需要的PWM波（基于AXI总线）

上一节我们观察了AXI总线的信号，了解了基于AXI总线读写的时序，这一节我们继续探索基于AXI总线的设计，来看一看ZYNQ系列开发板的独特优势，PS可以控制PL产生定制化的行为，而不需要去动硬件代码。
ChuanjieZhu·2020-07-05 18:51

关于ZYNQ-700是否支持大容量SD卡汇报

关于ZYNQ-700是否支持大容量SD卡不支持。下午问了客服的FAE给的答案是不清楚，我自己调研了一下为什么。调查结果：1.大容量的SD卡为什么不支持？
Carlos Wei·2020-07-05 18:36

Zynq系列--Uboot移植

zynq-7000系列基于zynq-zed的uboot的编译目的：编译uboot,下载，并实现ping功能1.下载uboot：https://github.com/HongyunChen/u-boot-xlnx-xilinx-v2018.3
pupil_programmer·2020-07-05 18:11

zynq开发学习记录：Linux与FreeRTOS AMP运行

Linux+FreeRTOS1.创建FreeRTOS工程使用ps7_cortexa9_1创建FreeRTOS工程,示例如下修改main.c去掉xil_printf相关的调用，根据FPGA工程师提供的寄存器地址和bit文件操作LED周期闪烁修改lscript.ld文件地址（不要和cpu0使用地址冲突）打开boardsupportpackagesetting界面，添加-DUSE_AMP=1宏打开boa
Surest·2020-07-05 18:03

zynq7020 vxWorks移植问题笔记：网卡无法ping通，phy无法识别

一、问题描述1.KSZ9031在vxWorks移植过程中无法被识别，网卡无法在vxWorks中显示且不能ping通2.网卡能在vxWorks显示后，无法ping通，打开驱动调试信息，报错hrespnotok二、解决办法1.phy识别：研究原理图，发现phy芯片连接方式计算的phy地址错误，改变后，phy能正确识别修改hwconf文件中网卡资源定义2.hrespnotok问题：由于vxWork启动后
Surest·2020-07-05 18:03

zynq开发学习记录：启动文件BOOT.bin生成及烧写

1.BOOT.bin文件生成打开Vivado2016版本的SDK，导入所要的FPGA硬件，file->new->applicationproject->一路next->模板选择zynqfsbl->编译新的
Surest·2020-07-05 18:03

zynq开发学习记录：u-boot源码编译

1.u-boot移植u-boot源码包准备开发者可以从xilinx的github源码库中下载各个版本的u-boot，这里选择版本为u-boot-xlnx-xilinx-v2017.4.zip,将源码包拷贝至虚拟机环境下/home/work目录，右键提取文件到当前目录（samba方式或直接拷贝）2.u-boot预编译cd/home/work/u-boot-xlnx-xilinx-v2017.4/ap
Surest·2020-07-05 18:03

zynq7020 vxWorks 移植问题笔记：bootrom启动时间过长

一、现象描述将vxWorks6.9移植到zynq7020单板上时，将fsbl.elf启动文件与bootrom.elf文件混和生成BOOT.BIN,在fsbl文件中已将调试打印信息打开，BOOT.BIN放拷贝到
Surest·2020-07-05 18:31

QEMU for Xilinx安装教程

Xilinx的FPGA这些年很喜欢嵌入一两个软核或者硬核处理器，低端一点的产品可以用MicroBlaze软核，高端一点的例如ZYNQ则直接在里面加入两
Joyce_Ng·2020-07-05 18:43

GPIO中断 zynq 和 IMU330

1、中断IO引脚2、硬件连接方法，pin7悬空，配置为输出引脚GPIOzynq1、introduction2、blockdiagram3、interruptfunction明确配置方式：上升沿、下降沿、
protuesjzy·2020-07-05 17:41

ZYNQ7010常用基础外设综合应用详讲

本文设计了一个ZYNQ7010的裸跑工程，包含了1路定时器中断、2路PL中断、自制IP（PS与PL寄存器交互）、EMIO和MIO功能，方便裁剪。
I_am_Damon·2020-07-05 17:50

四、使用SDk对ZYNQ调试

上一节把生成的Bitstream导入到SDk后，单击启动SDK。打开后如图将PC与Zedboard相连，接成调试模式，选择XilinxTools->ProgramFPGA命令，将比特文件下载到Zedboard。在工程管理面板右键所创建的工程，选择DebugAs->LaunchonHardware命令。单击yes进入调试界面。图中的调试界面其实和之前熟悉的keil之类的单片机开发软件的调试界面并无很
魔亦有道·2020-07-05 17:35

FPGA - Zynq - 加载 - FSBL源码解析1

FPGA-Zynq-加载-FSBL源码解析1前文回顾FSBL的数据段和代码段如何链接建个Example工程，不要光顾着看，自己动动手掌握的更快。
禾刀围玉·2020-07-05 17:24

vivado BOOT.bin 文件生成

.File-->>LaunchSDK；4.打开SDK后，1)File-->>New-->>ApplicationProject;2)Projectname中输入fsbl；3)选择Templates下的ZynqFSBL
拉风的猪·2020-07-05 16:07

基于XCZU3EG的百度大脑EdgeBoard加速平台

基于XilinxZynqUltraScale+MPSoC的EdgeBoard核心加速方案是百度AI加速平台的关键组成部分。
米尔MYIR·2020-07-05 16:27

米尔Zynq UltraScale MPSoC核心板资料介绍

米尔ZynqUltraScaleMPSoC核心板（MYC-CZU3EG）是采用Xilinx新一代Zynq处理器（具体型号XCZU3EG-1SFVC784,未来可选用XCZU2CG,XCZU3CG.XCZU4EV
米尔MYIR·2020-07-05 16:27

Xilinx zynq-7000 SOC 设计导论

Xilinxzynq-7000SOC设计导论（1）在给PL（可编程逻辑）供电前必须先给PS（处理器系统）供电（2）使用PL加速的优势可编程逻辑实现算法可以真正实现算法的全并行运行，可提供最大程度的吞吐量
541板哥·2020-07-05 16:24

zynq 第一个模块驱动的加载

终于可以开始从开发驱动出发了急忙写了个最简模块#include#include#includestaticint__initvser_init(void){printk("vser_init\n");return0;}staticvoid__exitvser_exit(void){printk("vser_exit\n");}module_init(vser_init);module_exit(v
边城1987·2020-07-05 16:56

Zynq AMP - Running Linux and Bare-Metal System on Both Zynq SoC Processors

ZynqAMPModeAuthor:XinyuChenNote:Thisdesignreferstoxapp1078andxapp1079.源码下载地址：http://download.csdn.net
天空之城-·2020-07-05 16:39

ZYNQ HLS图像处理加速总结(一)——FPGA硬件部分

概述HLS工具以个人的理解，xilinx将HLS（高层次综合）定位于更方便的将复杂算法转化为硬件语言，通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为vhdl或verilog,相比于纯人工使用vhdl实现图像算法，该工具综合出的代码的硬件资源占用可能较多，但并没有相差太大（见论文：基于HLS的SURF特征提取硬件加速单元设计与实现），而纯人工用硬件描述语言实现一个复杂的图像处理
TiH2S·2020-07-05 16:36

ZYNQ HLS图像处理加速总结(二)——Processing System软件部分

概述7010的硬核是两个Cortex-A9，主频666M(233333….)，硬浮点+neon协处理器，性能不是很好，因为xilinxSDK可以生成底层IP的driver，所以PS裸跑起来很简单，通过JTAG调试很方便。初期时考虑到跑linux系统时的HLSIP的driver和VDMA的driver要写内核模块，VDMA虽然在3.17的内核源码已经集成了驱动，但并没有找到详细的相关资料，也在xil
TiH2S·2020-07-05 16:36

ZYNQ ubuntu移植到flash

1.按照米联客(MSXBO)+zynq修炼秘籍-LINUX篇2019版第六课时，一步一步来的。使用putty连接串口，进行的操作，波特率为115200。
u010647296·2020-07-05 15:17

zynq 调试记录 启动方式

memeorywriteerror,DAP...程序可以下载但是program启动不起来，启动的模式选择错了，卸掉了150K?的大电阻启动模式选择为QSPI以及sd目前用的底版D1位置焊接为插针的，可以识别出芯片另外的一块有问题J2-->JTAG为最下面靠近插针位置正向电缆J9-->hdmi中间反向电缆J5-->供电等最上面为反向电缆测试HDMI的在04-1测试测试9v034的在06-1硬件测试流
u010647296·2020-07-05 15:16

ZYNQ学习之路3. 定制AXI IP核

ZYNQ最大的优点就是硬核A9处理器与FPGA的结合，处理器可以扩展出任何使用者想要的外设(数字逻辑外设)，FPGA与处理器通过AXI高速总线进行连接，提供了处理器到FPGA的高速带宽(ZYNQ7000
亦梦云烟·2020-07-05 15:32
上一页 29 30 31 32 33 34 35 36 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他