Zynq(ARM+FPGA)

[ZYNQ]开发之DMA的理解及应用

的环通测试实验进一步了解DMA的应用三、通过上板验证BD链表的创建四、关于中断的一些内容补充上一篇文章的链接如下：基于AN108模块的ADC采集以太网传输_Laid-backguy的博客-CSDN博客一、DMA介绍通过学习ZYNQ
Laid-back guy·2023-11-12 11:43

fpga python_PYNQ:使用Python进行FPGA开发

前言PYNQ就是python+ZYNQ的意思，简单来说就是使用python在Xilinx的ZYNQ平台上进行开发。
weixin_39657575·2023-11-11 18:37

ZYNQ linux环境下PS I2C配置OV5640

平台：ubuntu虚拟机ZYNQ70351.vivado编辑BD文件，设置两个IIC接口2.设备树搭建，应用petalinux调用hdf直接生成在Ubuntu虚拟机内搭建工程source/opt/pkg
Nler·2023-11-10 22:22

工业数据与数据采集应用如何在ARM+FPGA异核架构的米尔MYC-JX8MMA7核心板应用

随着通信与网络技术、互联网的发展，工业管理数据化、网络化、智能化已成大势所趋，利用工业物联网完成工业控制是智慧工厂中必不可少的一部分。传统的控制与数据采集系统，主机一旦需要同时与多个数据采集设备保持高速通信，并要承担更复杂的数据处理、保持高清的多媒体显示等功能，传统的工业数据采集硬件系统就相形见绌了。而基于ARM和FPGA架构的嵌入式系统自带丰富外设接口，具备高清显示、高速传输等功能，还可以并行完
Jason_zhao_MR·2023-11-10 21:37

米尔基于Zynq-7010/20开发平台工业网关设计应用

随着工业物联网的飞速的发展，5G时代的到来，工业控制系统在生产领域应用越来越广泛，工业物联网为未来工业控制系统灵活性和可扩展性的需求提供了支持。工业物联网使我们的生产数据可以进行规模化集中存储，并利用高速采集、云计算等技术对这些大数据进行分析、挖掘，进而优化生产效率。工业网关是跨系统互联的桥梁，对接口的类型和数量要求多样化，对设备的可靠性、处理性能、信息安全等要求高，而一般的MCU芯片解决方案已经
Jason_zhao_MR·2023-11-10 21:37

ZYNQ_project:key_breath

[Synth8-327]inferringlatchforvariable'led_breath_reg'["C:/Users/warrior/Desktop/ZYNQ/pl/key_breath/rtl
warrior_L_2023·2023-11-10 13:57

AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构

以fpga端的rx为例：ZYNQjesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）：去解析rx_tdate的数据时需要参考AD9371的
哈塞给，套离开套·2023-11-09 20:58

FPGA配置采集AR0135工业相机，提供2套工程源码和技术支持

前言免责声明2、AR0135工业相机简介3、我这里已有的FPGA图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado工程1–>Zynq7100
9527华安·2023-11-09 09:25

Ubuntu 20.04 安装STM32开发环境 (Ubuntu+STM32CubeMX + Vscode+Makefile+Openocd)

小记：最近在学习I.MX6U和Zynq比较多，又都是在linux系统下，然后又不想丢下STM32单片机，所以就想到了可不可以在Ubuntu操作系统中编写STM32的代码，来替代Win操作系统中MDK编译器的功能呢
NoahPan333·2023-11-09 07:01

ZYNQ petalinux设置固定IP地址

背景：zynqpetalinux在开机自启动以后ifconfig设置ip，然后运行应用程序；如果设备没有串口且程序在启动过程中用Wireshark抓取不到信息，这时，就要使用固定IP地址进行测试了。
Alex-L·2023-11-08 22:21

ZYNQ_project:key_led

条件里是十进制可以不加进制说明，编译器默认是10进制，其他进制要说明。实验目标：模块框图：时序图：代码：`include"para.v"modulekey_filter(inputwiresys_clk,inputwiresys_rst_n,inputwire[`key_length-1:0]key_in,outputreg[`key_length-1:0]key_flag);reg[`key_l
warrior_L_2023·2023-11-08 20:38

ZYNQ_project:key_beep

通过按键控制蜂鸣器工作。模块框图：时序图：代码：/*1位按键消抖*/modulekey_filter(inputwiresys_clk,inputwiresys_rst_n,inputwirekey_in,outputregkey_flag);//参数定义parameterMAX_CNT_10MS=500_000;localparamIDLE=4'b0001,FILTER_UP=4'b0010,S
warrior_L_2023·2023-11-08 20:36

Zynq-linux PL与PS通过DMA数据交互

一、目标在米尔科技的z-turn板上，采用AXIDMA实现zynq的PS与PL数据交互。
天使之猜·2023-11-08 11:15

Xilinx 产品制程工艺

B–28nm供货至2035年spartan-7\artix-7\kintex-7\virtex-7\Zynq™7000SoC工艺节点上的持续创新使新器件能够以更低的功耗在整个产品系列中实现最佳性能，以满足关键应用的要求
hcoolabc·2023-11-08 08:46

基于Zynq的GNULinux在线编译调试记录

--201712281、实验环境硬件环境：联想ThinkPadE430（内存加到10G）、显示屏×2、VGA线×1、HDMI线×1、鼠标×2、键盘×1、USB分线器×1、ZedBoard开发板套件×1、AD-FMCOMMS2-EBZ×1、网线×1、SD卡×1。windows软件环境（E430运行软件）：Window7、VMwareWorkstationPro12、串口调试助手、Win32DiskI
weixin_30362233·2023-11-08 07:20

ZYNQ_project:led

本次实验完成：led流水间隔0.5s闪烁间隔0.25s。名词解释：analysis分析：对源文件进行全面的语法检查。synthesis综合：综合的过程是由FPGA综合工具箱HDL原理图或其他形式源文件进行分析，进而推演出由FPGA芯片中底层基本单元表示的电路网表的过程。通俗的讲就是将自己的设计映射到FPGA中。Implementation设计实现：加入一些约束文件。然后可以进行后仿真。bitstr
warrior_L_2023·2023-11-07 12:48

linux flash擦除命令,Linux下flash操作读、写、擦除步骤

描述1、背景介绍在板上，ZYNQPL部分通过EMC连接一片NORFLASH，地址空间如下：可以看到NORFLASH的起始地址为0x80000000，这是物理地址，可以把数据存放在以该地址起始的一段区域。
ZH洺·2023-11-07 09:16

ubuntu挂载共享目录的方法

NFSsudoapt-getinstallnfs-kernel-server配置NFS创建work共享目录:(本人将此文件放在桌面)sudomkdirworksudogedit/etc/exports添加:/home/zynq
yekui006·2023-11-07 08:01

Zynq简介——FPGA学习笔记＜7＞

目录一.xilinxZynqUltraScale+MPSoC1.MPSoC简介2.FPGA简介3.MPSoCPL简介（1）可编程输入/输出单元（2）基本可编程逻辑单元（3）嵌入式块RAM（4）丰富的布线资源
switch_swq·2023-11-06 04:43

ZYNQ核心板设计和引脚关系

背景无论是zynq，还是FPGA，它们的引脚映射都让人眼花缭乱。比如前期在学习zynq时，我硬是不理解EMIO与实际引脚的关系是什么，从而让我觉得苦恼。同时我个人在学习时，总是偏好于先理解低层硬件。
开拓Ktor·2023-11-05 15:07

基于上海复旦微电子FMQL20S400的全国产化核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPI
测试专家·2023-11-05 13:30

基于C6657+ZYNQ7045的DSP+ARM+FPGA主控板设计方案

评估板规格书1评估板简介2典型应用领域3软硬件参数4开发资料5电气特性6机械尺寸7技术服务8增值服务1评估板简介基于TIKeyStoneC66x多核定点/浮点DSPTMS320C665x+XilinxZYNQ7045FPGA
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:21

基于ZYNQ wifi方案实现与测试

信迈XM-ZYNQ7045-EVM是一款基于XilinxZYNQSOC的软件无线电处理平台，该平台采用一片Xilinx的高性能ZYNQ系列SOCXC7Z020来实现2路AD9361无线射频信号的收发，SDR
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:51

Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安·2023-11-04 06:02

ZYNQ7100+standalone+SD卡(fat32文件系统)

使用的板卡为CRZ01-ZYNQ7100，在此进行SD卡配置的总结参考：https://github.com/Xilinx/embeddedsw/tree/master/lib/sw_services/
鹏宝阿加西·2023-11-02 16:38

ZYNQ实验---IQ调制实现SSB PART1

参考文献软件无线电多模式调制解调HDLDigitalUp-Converter(DUC)复信号与IQ调制HackRFOneTI超外差接收与零中频接收一、基本理论  软件无线电中，各种调制信号都是用一种通用数字信号来实现的。采用复数IQ信号结合DAC芯片的实现各种调制。理论上，各种信号都可以用正交调制的方法实现。IQ调制公式如下调制信号的信息都包括()和()内，可以对上式子进行数字化处理IQ调制(复数
伊丽莎白鹅·2023-11-02 15:22

ZYNQ实验 FIFO读写实验(如何平衡跨时钟域的读写)

一、实验介绍基本原理参考文章：ZYNQ实验—IQ调制实现SSBPART1，本实验将实现参考文章中的PS-PL间的数据转发功能。
伊丽莎白鹅·2023-11-02 15:22

ZYNQ实验---IQ调制实现SSB PART2

一、前言  本文实验在ZYNQ实验—IQ调制实现SSBPART1的基础上进行优化完善。
伊丽莎白鹅·2023-11-02 15:17

Xilinx zynqmp VCU使用

参考ZynqUltraScale+MPSoCVCUTRD2019.1ZynqUltraScale＋MPSoCVCUTRD2019.1-VCUTRD:MultiStreamZynqUltraScale+MPSoCVCUTRD2019.1
三遍猪·2023-11-02 05:34

AD7606/AD7616使ZYNQ在能源电力领域如虎添翼，可实现16/32/64通道AD同步采样

1AD7606/AD7616介绍AD7606是ADI公司的16位、8通道同步采样AD芯片，并行采样率高达200KSPS（AD7616是16位、16通道、1MSPS）。在电力线路测量和保护系统中，需要对多相输配电网络的大量电流和电压通道进行同步采样，AD7606是目前电力系统中最常用的ADC采样芯片之一。AD7606片上集成模拟输入箝位保护、二阶抗混叠滤波器、跟踪保持放大器、16位电荷再分配逐次逼近
Tronlong创龙·2023-11-02 05:03

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-11-01 07:41

Xilinx ZynqMP相关

VivadoDesignSuite-HLx版本生产力成倍加速VivadoDesignSuiteHLx版本-加速高层次设计Vivado®DesignSuiteHLx现已提供部分可重配置功能，该功能随VivadoHLDesignEdition和HLSystemEdition免费提供。保修期内的客户可重新生成其许可证，获得该特性。部分重配置可以降价提供给VivadoWebPACK™版本。VivadoHL
hbcbgcx·2023-10-31 19:14

TI C6000 TMS320C6678 DSP+ Zynq-7045的PS + PL异构多核案例开发手册（4）

本文主要介绍ZYNQPS+PL异构多核案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。
Tronlong创龙·2023-10-31 19:43

Zynq UltraScale+ XCZU5EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号
9527华安·2023-10-31 13:21

ZYNQ连载01-ZYNQ介绍

ZYNQ连载01-ZYNQ介绍1.ZYNQ参考文档：《ug585-zynq-7000-trm.pdf》ZYNQ分为PS和PL两大部分，PS即ARM，PL即FPGA，PL作为PS的外设。
lljwork2021·2023-10-30 08:28

zynq /vitis 应用笔记（1）

买了一块ZYNQ开发板Z7-NANO，开始了ZYNQ开发的苦难之旅。尽管按照厂商提供的开箱检查指南，将image拷贝到sd卡上插入板上后板子工作起来了。但是如何开发应用软件呢？
姚家湾·2023-10-29 21:42

【ZYNQ】XDMA PS端配置 -- 第一个“Hello World”

目录前言具体操作1从PL导出.xsa文件2将.xsa文件导入Vitis中3添加中断触发结束补充说明前言上一篇文章主要介绍了PL端XDMA的配置，这篇主要介绍PS端搭建设置具体操作Vivado2020.2与以往的Vivado版本不同需要手动关联.xsa文件，具体流程如下：1从PL导出.xsa文件生成bit文件后，ExportHardware，在这个界面下我们可以看到Vivado2020.2这个版本已
Openharmony初学者·2023-10-29 21:11

55_ZYNQ7020开发板SDK_下使用Free RTOS

一、实现Vivado工程为"freeos_test"本节开始搭建FreeRTOS实时操作系统运行环境，本实验以FreeRTOSHelloWorld举例，实现两个LED灯以不同的间隔持续闪烁。本实验基于“双核AMP的使用”工程，硬件环境不需要修改。二、新建工程，OSPlatform选择freetos901_xilinx三、选择FreeRTOSHelloworld举例四、生成后如下五、查看main.c
一米八零的昊哥·2023-10-29 21:10

ZYNQ 移植使用freeRTOS系统运行程序

ZYNQ可以移植多种操作系统，freeRTOS，RT-thread,wxworks，linux，UCOSII，这些操作系统可以单独运行，也可以使用openAMP双核模式两两组合运行，也可以和裸机SDK组合
寒听雪落·2023-10-29 21:38

ZYNQ FreeRTOS系统使用和固化

相对于复杂的Linux，FreeRTOS等实时操作系统给我们带来更灵活更方便的开发，更直接的和底层FPGA进行交互。1，新建工程，OSPlatform选择freertos901_xilinx2，本实验选择FreeRTOSLwipEchoServer示范3，下载界面设置，run
寒听雪落·2023-10-29 21:38

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核
寒听雪落·2023-10-29 21:38

zynq-fpga

vitis新建项目时报错failedtocreateplateformforapplicationproject报错报错原因报错anexceptionoccurredwhiletryingtoadddomain.failedtogeneratethebspsourcesfordomain.hsi55-1433报错原因文件名过长。将路径中较长的文件名修改短一点即可。并不是xsa文件有问题，因为viv
街角~云蝎·2023-10-29 20:06

ZYNQ UltraScale+ MPSoC Linux + ThreadX AMP玩法

ZYNQUltraScale+MPSoCLinux+ThreadXAMP玩法ZYNQUltraScale+MPSoC与ZYNQ7000架构比较目标一.创建Linux1、修改kernel2、修改设备树编译
李易达·2023-10-29 20:05

ZYNQ FreeRTOS使用双网口笔记与爬坑

正点原子领航者7020的开发板上有两个网口，想着用起来。上面一个是PS网口，一个是外挂在PL网口。使用vitis版本为2019.2PL网口通过emio挂载在网络控制器1上，PS网口挂载在网络控制器0上。配置串口0。踩坑1：在vivado里面单独配置网络0或者网络1，都能够ping通，但是两个都配置，通过vitis生成tcpclient的例程，初始化的时候在xemac_add函数里面，选择XPAR_
dai410257573·2023-10-29 20:33

嵌入式硬件开发学习教程——基于Zynq-7010/7020 系列Xilinx vivado hls案例（matrix_demo、matrix_demo）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。XilinxVivadoHLS（High-LevelSynthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可
Tronlong创龙·2023-10-29 20:31

ZYNQ连载04-Vitis创建FreeRTOS工程

ZYNQ连载04-Vitis创建FreeRTOS工程1.创建工程2.测试程序#include#include"FreeRTOS.h"#include"task.h"staticTaskHandle_ttask1
lljwork2021·2023-10-29 20:28

瑞芯微RK3399/RK3568+FPGA硬件加速设计方案

FPGA支持ZYNQ/A7/K7等，亦支持国产的安路、高云。
深圳信迈科技DSP+ARM+FPGA·2023-10-29 17:44

zynq AXI

AXI总线在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。
xifengw·2023-10-29 16:51

vivado 第一个sdk工程

为你创建ps部分，2.ZYNQ配置界面说明配置ps和pl的参数总线和外设接口配置2.ps——clk都是固定的引脚，ps需要时钟驱动，其他都是io口。看原理图ps_srstb这些引脚
shabby爱学习·2023-10-29 04:52

集创赛备赛：Robei八角板7020简介

今年集创赛准备参加Robei杯，和队友凑钱买了Robei的zynq7020八角板（好小一块就近2000，学生党落泪~）看了官网的资料，感觉不是很详细，于是准备查阅资料自己列一张，方便比赛的时候查阅。
Albert_yeager·2023-10-28 12:54
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他