设计一个8位的ALU(算术逻辑单元),该单元具有两个输入数据a,b和一个输入操作符Oper及输出数据c_out, sum,并且还具有下表所示的功能。
设计代码::moduleadder(a,b,oper,sum,out);inputa,b,oper;outputsum,out;wire[7:0]a,b;wire[2:0]oper;reg[7:0]sum;regout;parameterAdd=3'b000;parameterSubstract=3'b001;parameterSubstract_a=3'b010;parameterOr=3'b0