bits

RT-Thread： 控制台调试串口波特率更改

Defaultconfigforserial_configurestructure*/#defineRT_SERIAL_CONFIG_DEFAULT\{\BAUD_RATE_9600,/*115200bits
软饭硬吃666·2024-01-15 20:59

「HDLBits题解」Popcount255

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Popcount255-HDLBitsmoduletop_module
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Adder100i

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Adder100i-HDLBitsmoduletop_module(
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Ringer

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Ringer-HDLBitsmoduletop_module(inputring
UESTC_KS·2024-01-15 19:25

「HDLBits题解」Bcdadd100

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Bcdadd100-HDLBitsmoduletop_module(
UESTC_KS·2024-01-15 19:22

记录centos7.9 离线安装fastllm 编译遇到的问题

centos7.9安装fastllm编译步骤Step1安装cmake:参考:https://bitsanddragons.wordpress.com/2022/09/19/error-cmake-3-1
hema12138·2024-01-15 18:28

【Verilog】HDLBits题解——Circuits/Sequential Logic

SequentialLogicLatchesandFlip-FlopsDflip-flop题目链接moduletop_module(inputclk,//Clocksareusedinsequentialcircuitsinputd,outputregq);////Useaclockedalwaysblock//copydtoqateverypositiveedgeofclk//Clockedal
wjh776a68·2024-01-15 14:05

【Verilog】HDLBits题解——Verilog Language

BasicsSimplewire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleFourwires题目链接moduletop_module(inputa,b,c,outputw,x,y,z);assignw=a;assignx=b;assigny=b;assignz=c;endmoduleInverter题目链接modul
wjh776a68·2024-01-15 14:35

【Verilog】HDLBits题解——Circuits/Combinational Logic

CombinationalLogicBasicGatesWire题目链接moduletop_module(inputin,outputout);assignout=in;endmoduleGND题目链接moduletop_module(outputout);assignout=0;endmoduleNOR题目链接moduletop_module(inputin1,inputin2,outputou
wjh776a68·2024-01-15 14:35

【Verilog】HDLBits题解——Verification: Writing Testbenches

Clock题目链接moduletop_module();regclk;initialbeginclk=0;forever#5clk=~clk;enddutdut_inst(.clk(clk));endmoduleTestbench1题目链接moduletop_module(outputregA,outputregB);////generateinputpatternshereinitialbegi
wjh776a68·2024-01-15 14:35

HDLBits Bcdadd100

该题是根据已经写好的十进制加法器（BCDone-digitadder）module来构建100位十进制加法器BCDone-digitadder如下modulebcd_fadd{input[3:0]a,input[3:0]b,inputcin,outputcout,output[3:0]sum);分析显然可以根据二进制的100位加法器的思路，先进行初始化，但是此时我们无法使用简单的寄存器操作来实现功
yezhangyinge·2024-01-15 14:04

HDLbits Conwaylife题目的一种解法

前言最近在刷HDLBits准备今年的提前批和人秋招，目前刷到有限状态机后，发现前面的大部分题目比较基础。目前比较有难度和有意思的题目就是Conwaylife，二维元胞自动机。这里仅提供笔者自己的解法。
WaterSplash·2024-01-15 14:34

「HDLBits题解」Always casez

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscasez-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:03

「HDLBits题解」Always nolatches

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysnolatches-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:03

「HDLBits题解」Module cseladd

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulecseladd-HDLBitsmoduletop_module
UESTC_KS·2024-01-15 14:33

「HDLBits题解」Always case

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:33

「HDLBits题解」Always case2

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwayscase2-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-15 14:28

C program to check little vs. big endian

"Thisislittleendian\n");elseprintf("Thisisbigendian\n");}Supposeweareona32-bitmachine.Andchartypeis8bits
Rejuvenating·2024-01-15 13:10

Pixart PAR2861 蓝牙 keyboard 开发笔记

PixartPAR2861是一款采用32bitsARMCortex-M0低功耗、高效能2.4GHzRF的SoC。
WPG大大通·2024-01-15 12:42

【已解决】OpenJDK 64-Bit Server VM warning: INFO: os::commit_memory(0x00000000c0000000, 1073741824, 0)

查看报错日志：OpenJDK64-BitServerVMwarning:INFO:os::commit_memory(0x00000000c0000000,1073741824,0)failed;error
坦笑&&life·2024-01-15 09:56

18 串口通讯

18.2RT1052的LPUART简介18.3UART功能框图18.3.1中断控制18.4UART初始化结构体详解18.4.1baudRate_Bps18.4.2parityMode18.4.3dataBitsCount18.4.4isMsb18.4.5stopBitCount18.4.6txFifoWatermark
万码无虫·2024-01-15 06:32

C++学习笔记——SLT六大组件及头文件

目录一、C++中STL（StandardTemplateLibrary）二、Gun源代码开发精神三、实现版本四、GNUC++库的头文件分布bits目录ext目录backward目录iostream目录stdexcept
Tech行者·2024-01-15 06:24

街机模拟游戏逆向工程(HACKROM)教程:[1]数据的存储与读取

计算机用位(bits)来存储数据，每一位可以是两种状态之一：0或1，这就是二进制数字。而这种形式十分不方便记忆，所以，为了方便记忆，每个二进制数字，都可以转换为十六进制数字或十进制数字。
字节狂徒·2024-01-15 00:33

重磅！BRC-20和Solana跨链桥的铭文技术曝光

首先解释一下什么是SOBITSoBit的工作原理：简化跨链传输SoBit通过确保平稳、安全的传输过程，重新定义了代币桥接的概念。用户只需将BRC20代币存入专用的SoBit地址，即可启动桥接。
2301_77766973·2024-01-14 20:55

C++头文件＜bits/stdc++.h＞详解

文章目录前言基本用法内容优点和缺点优点缺点适用环境前言最近学了几节c++编程课，发现老师经常在代码第一行敲上一句：#include后来知道它原来是所谓的“万能头文件”。今天，我就给大家讲解一下它的用法和优缺点。基本用法#includeusingnamespacestd;intmain(){//在此处写代码}内容//C++includesusedforprecompiling-*-C++-*-//C
最萌皮卡丘·2024-01-14 18:13

算法练习- 二进制相关

文章目录二进制概念十进制转为二进制二进制转为十进制案例练习二进制概念二进制是用0、1表示的数，计算各种数据在内存中都是0和1组成；一个0或者1表示一位(bit)，8bits为一个字节（byte），内存中最小的存储单元为字节
laufing·2024-01-14 16:36

QBitArray 和 QByteArray 互相转换

QByteArray转换为QBitArray//QByteArray转换为QBitArraystaticQBitArraybytesToBits(constQByteArray&bytes){QBitArraybits
程序小馆·2024-01-14 15:27

sudo: /usr/bin/sudo must be owned by uid 0 and have the setuid bit set的解决方案（linux）

下的权限改了，结果sudo就无法使用了（只能说无良教程害人啊）问题解决依然是找了好久，最终找到了这篇文章——sudo:/usr/bin/sudomustbeownedbyuid0andhavethesetuidbitset
此杭非彼航·2024-01-14 13:35

量子计算：下一个“ChatGPT”时代？

量子计算是一种基于量子力学原理的计算方式，它利用量子比特（qubits）而不是传统的二进制位来存储和处理信息。
星辰引路-Lefan·2024-01-14 06:38

xinference

xinferenceXorbitsInference（xinference）是一个性能强大且功能全面的分布式推理框架。可用于大语言模型（LLM），语音识别模型，多模态模型等各种模型的推理。
vitaminYZZ·2024-01-13 21:45

TZOJ:1050: Error Correction

描述Abooleanmatrixhastheparitypropertywheneachrowandeachcolumnhasanevensum,i.e.containsanevennumberofbitswhichareset.Here'sa4x4matrixwhichhastheparityproperty
温钰gift·2024-01-13 17:34

UDP分片与丢包，UDP真的比TCP高效吗？

UDP报文中每个字段的含义如下：源端口：16bits，发送端的端口。目的端口：16bits，即接收端的端口长度：16bits，UDP数据包总的大小：包头+数据，单位：字节。
Linux内核站·2024-01-13 15:02

openssl快速生成自签名证书

opensslopensslversion生成私钥文件private.key（文件名自定义）opensslgenpkey-algorithmRSA-outprivate.key-pkeyoptrsa_keygen_bits
有谁看见我的剑了？·2024-01-13 12:44

FSK 发送代码(带FSK算法)

importnumpyasnpfromurh.dev.native.HackRFimportHackRFimporttimebits=[1,0,1,0,1,1,0,0,0,1]defbit_array_to_number
黄鱼脑干细胞·2024-01-13 11:04

FSK (带算法 pyhackrf 发送)

importnumpyasnpimportpyhackrf2aspyhackrfimportthreadingbits=[1,0,1,0,1,1,0,0,0,1]defbit_array_to_number
黄鱼脑干细胞·2024-01-13 11:58

「HDLBits题解」Always if

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysif-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-13 10:01

「HDLBits题解」Alwaysblock1

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock1-HDLBits/synthesisverilog_input_versionverilog
UESTC_KS·2024-01-13 10:31

「HDLBits题解」Module addsub

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Moduleaddsub-HDLBitsmoduletop_module
UESTC_KS·2024-01-13 10:30

「HDLBits题解」Alwaysblock2

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Alwaysblock2-HDLBits//synthesisverilog_input_versionverilog
UESTC_KS·2024-01-13 10:56

19.3.28 The 7 Habits P355-361

表格可以参考使用要牢记:重要的事是首位!同样是QⅡ的重要且不紧急事项如:锻炼，与身体健康有关的，也很容易被忽视。这方面也要多加提醒自己，多活动!
樱苔·2024-01-13 06:49

HDLBits题解与知识点总结(更新中)

一、GettingStarted1.1、GettingStartedmoduletop_module(outputone);//Insertyourcodehereassignone=1;endmodule1.2、OutputZeromoduletop_module(outputzero);assignzero=1'b0;endmodule二、veriloglanguage2.1、Basics2.
还是那个狗蛋·2024-01-12 15:33

「HDLBits题解」Module pos

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulepos-HDLBitsmoduletop_module(
UESTC_KS·2024-01-12 15:58

「HDLBits题解」Module name

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Modulename-HDLBitsmoduletop_module
UESTC_KS·2024-01-12 15:58

「HDLBits题解」Module shift8

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接moduletop_module(inputclk,input[7:0
UESTC_KS·2024-01-12 15:58

「HDLBits题解」Gates4

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Gates4-HDLBitsmoduletop_module(input
UESTC_KS·2024-01-12 15:28

「HDLBits题解」Vector3

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vector3-HDLBitsmoduletop_module(input
UESTC_KS·2024-01-12 15:28

「HDLBits题解」Vectorr

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vectorr-HDLBitsmoduletop_module(input
UESTC_KS·2024-01-12 15:28

「HDLBits题解」Module

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Module-HDLBitsmoduletop_module(inputa
UESTC_KS·2024-01-12 15:28

「HDLBits题解」Vectorgates

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vectorgates-HDLBitsmoduletop_module
UESTC_KS·2024-01-12 15:58

「HDLBits题解」Vector0

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Vector0-HDLBitsmoduletop_module(inputwire
UESTC_KS·2024-01-12 15:57
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他