quartusii

FPGA实现数字QAM调制系统

本次设计使用环境为QuartusII与ModelsimAltera，项目设计原理图如下：一、项目设计要求
拿铁男孩-713·2022-12-11 18:01

计算机弹歌曲教程zhi,FPGA学习之蜂鸣器演奏乐曲(示例代码)

二、实验环境：FPGA开发板AX301,Quartusii三、实验介绍：我们都知道，乐曲由音调和音长组成，只要将音调和音长控制好就能演奏出动听的乐曲。
驴甲·2022-12-04 09:35

【FPGA自学总结】Testbench测试代码推荐编写规范

博主在刚开始入门FPGA时把写RTL代码当成重点，不愿写Testbench，仅仅使用QuartusII自带的仿真产生几个激励，然后观察一下最后输出的波形就完事了。
zhaogoudan·2022-12-04 03:04

订阅FPGA学习教程+入门100例/Matlab学习教程+入门100例,并赠送两套博客的代码案例

本博客所有博文所对应的MATLAB代码、FPGA代码均由MATLAB、Quartusii、Vivado、Simulink、SystemGenerator等工具开发完成，所以案例均可以运行使用。
fpga和matlab·2022-11-30 07:51

Quartus II 18.1的下载安装和注册

前言本文章主要教学QuartusII18.1安装教学以及使用方法的介绍说明。
hainan_697201·2022-11-26 12:29

Quartus如何设置虚拟管脚Virtual Pin（具体设置方法）

参考链接：如何在QuartusII中设置Virtualpin及常见问题_林晓海的博客-CSDN博客（原创）QuartusII设置虚拟引脚（VirtualPin）_weixin_30299539的博客-CSDN
Aubrey_.·2022-11-20 19:21

Quartus II 13.0第一次使用和仿真(VHDL)

QuartusII仿真软件使用1.创建文件2.创建项目3.编译一下4.仿真创建5.添加引脚6.设置时间7.编译运行8.小BUG当前使用VHDL语言进行代码编写1.创建文件代码编写：(一位加法器)Ctrl
苡荏·2022-11-17 10:11

时序约束——2 FPGA全局时钟系统的设计

在使用QuartusII设计Altera的FPGA时，对于时钟的考虑一般很少。
北枫凉·2022-11-05 12:17

Quartus ii 软件的使用

打开Quartusii软件，在菜单栏上选择【File】→【NewProjectWizard…】来新建一个工程，新建工程
风间琉璃•·2022-11-03 13:02

m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真(包括仿真录像,matlab工程,fpga工程)

目录1.源码获取方式2.算法描述3.部分程序3.1matlab部分3.2FPGA部分4.部分仿真图预览1.源码获取方式使用版本matlab2022a，QuartusII12.1(64-Bit)，ModelSim-Altera6.6d
我爱C编程·2022-10-15 16:33

m基于FPGA的数字下变频verilog设计(含FPGA，详细文档及操作录像)

目录1.源码获取方式2.算法描述3.部分程序4.部分仿真图预览1.源码获取方式使用版本quartusii10.0,ModelSim-Altera6.6dStarterEdition获取方式1：点击下载链接
我爱C编程·2022-10-06 08:55

四选1数据选择器的VHDL程序设计

使用QuartusII15.0编写VHDL程序并设置查看时序图*第一步：*File–>VHDLFile,如图1所示新建一个VHDL文件，并把需要设计的程序编写在这个编辑窗口中，效果如图2。
通信汪的美好生活·2022-09-19 17:13

基于FPGA的串口接收lcd1602显示

开发板：DE2型号：EP2C35F672C6开发工具：QuartusII13.0+Modelsim10.5SE全局时钟:50M串口接收模块波特率：115200数据位：8校验：无停止位：1不使用状态机，只有接收模块
学习就van事了·2022-09-03 10:00

verilog正弦电压PWM波产生

使用verilog语言，在quartusII平台下运行并在modelsim下进行仿真测试。
QQ_778132974·2022-08-12 11:10

FPGA实验记录四：基于FPGA的VGA协议实现

FPGA实验记录四：基于FPGA的VGA协议实现板子：DE2-115IDE：QuartusII18.1（Lite）仿真软件：Modelsim-Alterl芯片系列：CydoneIVE芯片名称：EP4CE115F29C7
Karmen_·2022-08-11 15:43

FPGA串口多字节接收、解码和仿真

程序源码采用QuartusII开发环境，频率50MHz，波
浅塘.小鲤鱼·2022-08-08 20:44

【FPGA混沌】基于FPGA的混沌系统verilog实现

1.软件版本Quartusii12.12.本算法fpga实现过程这里，我们主要使用的公式为：首先，我们使用MATLAB进行仿真，得到如下结果：然后，我们使用FPGA进行实现此时，式中A=10，B=28，
fpga和matlab·2022-07-16 20:29

【Lorenz混沌】基于FPGA的Lorenz混沌系统verilog实现

1.软件版本matlab2021a，quartusii2.本算法理论知识Lorenz在1963年洛伦兹在研究大气对流现象时，发现了第一个结构简单的三维自治混沌系统，这就是著名的“蝴蝶效应”模型，其数学模型为
fpga和matlab·2022-07-16 20:29

【混沌加解密调制解调】基于FPGA的混沌自同步混沌数字保密通信系统

1.软件版本quartusii12.12.本算法理论知识本系统的基本结构，我们遵循你所提供的结构进行，整个框图如下所示：各个部分的功能如下：加密算法模块采用异或运算，它将来自信源编码的二进制数字序列与密码序列进行异或运算产生密文序列
fpga和matlab·2022-07-16 20:59

【音乐合成】基于FPGA的音乐合成系统verilog实现

1.软件版本matlab2013b，quartusii12.12.系统FPGA实现2.1频率选择音乐的合成主要有几种频率，这里设置如下几组频率，在实际情况下，可以进行扩充。
fpga和matlab·2022-07-14 17:19

【FPGA目标跟踪】基于FPGA的帧差法和SAD匹配算法的目标跟踪实现

1.软件版本quartusii12.12.系统FPGA实现FPGA整体的算法流程如下图所示：FPGA的模块主要包括如下几大模块：摄像机驱动程序，SDRAM控制程序，显示屏驱动程序，中值滤波程序，帧差法模块
fpga和matlab·2022-07-14 17:49

Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程

文章目录前言一、开发板的连接与测试二、QuartusII下的操作1.绘图2.分配管脚3.参数设置4.编译5.下载到开发板6.开发板结果展示三、Verilog代码生成Symbol总结前言本文介绍的是QuartusII
西岸贤·2022-06-30 07:27

Quartus II 13.0 最全的安装、破解教程(包含下载地址)

一、首先是QuartusII13.0.1软件的下载如果你没有那么高的要求，用个低版本的QuartusII就足够了，而且低版本的软件比较稳定，为了免去大家找安装文件版本号不匹配的情况，我在这里把我所用的QuartusII13.0.1
dxm809·2022-06-29 10:53

【医院呼叫系统】基于FPGA的简易医院呼叫系统实现

1.软件版本quartusii12.12.系统设计概述设计一个FPGA对LED进行静态和动态显示的数字时钟控制NBW-8路主机可接8个分机的系统。
fpga和matlab·2022-06-18 10:59

Quartus II 13.1 安装步骤详解

QuartusII13.1安装步骤详解目录一、quartus下载二、quartus安装三、quartus注册四、总结与参考资料1、总结2、参考资料目录本篇文章主要介绍QuartusII13.1的安装以及相关的简易使用
小小怪༻·2022-06-14 18:04

【QPSK中频】基于FPGA的QPSK中频信号产生模块verilog设计

1.软件版本matlab2013b+quartusii2.本算法理论知识QPSK信号可以表示为：QPSK信号的组成方框图如图1所示。下面，我们将基于这个结构设计一个QPSK调制信号发送模块。
fpga和matlab·2022-06-11 07:18

数字逻辑课程设计--数字钟的设计（quartus ii）（内附源代码和实习报告以及6篇实习日志）

数字逻辑课程设计–数字钟的设计（quartusii）说明一下这是之前做的数字逻辑课程设计，代码的话我是测试过的应该没有bug,用到的软件是quartusii。
小鱼.grace·2022-06-07 10:09

基于Quartus II软件的FPGA综合实验——多功能数字钟

数码管扫描模块2.计时模块3.闹钟模块4.闹钟响铃模块5.数码管显示模块6.整点报时功能7.模式选择模块（计时器主控电路）四、实验中遇到的困难及解决方案五、总结前言FPGA综合实验——多功能数字钟基于QuartusII
74LS194·2022-06-07 10:33

【数字钟】数字电路设计 24 小时数字钟（带加速、暂停、滴答声、清零功能）

在被数电无情折磨了两个日夜之后，我终于使用QuartusII以及FPGA学习板V1.4（重邮光电学院实验中心）做出了24小时数字钟，该数字钟拥有如下功能：基本功能：24小时计时拓展功能：时间加速、时间暂停
银河955·2022-06-07 10:17

【NiosII学习】第三篇、按键中断

目录第一部分、按键的储备知识1、读写数据寄存器2、读写方向寄存器3、读写中断屏蔽寄存器4、读写边沿捕捉寄存器第二部分、新建QuartusII工程第三部分、修改别人的软核1、添加PIO核之LED2、添加PIO
大屁桃·2022-06-05 10:44

【HB filter】基于FPGA的半带滤波器(HB) 的设计

1.软件版本Quartusii12.12.本算法理论知识HBF模块由半带滤波器（HBF）和抽取模块组成。该模块的任务是实现2倍抽取进一步降低信号采样速率。
fpga&matlab·2022-05-31 10:31

【Cordic】基于FPGA的Cordic算法实现

1.软件版本Quartusii12.12.本算法理论知识ROM资源，作为产生离散正弦信号的另一种有效途径，CORDIC(坐标旋转数值计算)算法已越来越受到青睐。
fpga&matlab·2022-05-31 10:00

山东大学计算机组成实验二,山东大学数字逻辑电路与计算机组成原理实验指导书.docx...

-1-数字逻辑电路与计算机组成原理实验指导书2016.1山东大学PAGE\*MERGEFORMAT-22-目录TOC\o"1-3"\h\z\uHYPERLINK\l"_Toc440030982"第1章QuartusII
秃阿张·2022-05-26 07:49

【CBC加密链+多重哈希模块】在DE2-115开发板上实现基于CBC加密链的数据读写接口，其中用户口令转换为mastkey多重哈希模块

1.软件版本quartusii12.12.系统实现过程系统整体结构如下：第一，由主控发送写指令，由于每次写入到闪存的时候，必须加密，所以在主控发出写指令的时候，随机序列模块产生伪随机序列作为加密的密钥。
fpga&matlab·2022-05-21 17:03

苏州科技大学计算机组成原理,苏州科技学院计算机组成原理实验报告.doc

电子与信息工程学院专业：计算机科学与技术班级学号：11200135111学生姓名：李辉指导老师：黄研秋实验一实验日期：2014.6.10成绩评定：____________实验名称：运算部件实验：加减法器设计实验内容：启动QuartusII
照赫·2022-05-18 19:53

计算机组成与体系结构乘法指令设计,基于Quartus II的计算机组成与体系结构综合实验教程...

基于QuartusII的计算机组成与体系结构综合实验教程语音编辑锁定讨论上传视频《基于QuartusII的计算机组成与体系结构综合实验教程》是2011年科学出版出版的图书，作者是杨军。
人事星球·2022-05-18 19:21

苏州科技计算机组成原理,苏州科技学计算机组成原理实验报告.doc

电子与信息工程学院专业：计算机科学与技术班级学号：11200135111学生姓名：李辉指导老师：黄研秋实验一实验日期：2014.6.10成绩评定：____________实验名称：运算部件实验：加减法器设计实验内容：启动QuartusII
后期小雨·2022-05-18 19:50

Quartus II实验一 运算部件实验：加法器

可以参考以下链接并结合我的文章步骤学习（我的详细点哈哈~）零、QuartusII基本使用（计组实验）https://blog.csdn.net/qq_40925617/article/details/121171310
书启秋枫·2022-05-18 19:48

Quartus II实验三 时序部件实验

如果很多操作步骤忘记可以参考链接：QuartusII实验一运算部件实验：加法器https://blog.csdn.net/qq_45037155/article/details/124202068QuartusII
书启秋枫·2022-05-18 19:18

三、五位带符号的阵列乘法器（含电路图）

实验时间：10.25目录实验原理四位求补器五位带符号的阵列乘法器零、QuartusII基本使用（计组实验）_稳健的不高冷的强哥的博客-CSDN博客QuartusII的使用，封装，总线的使用可以参考笔者之前的博客
稳健的不高冷的强哥·2022-05-18 19:46

使用QuartusII（Verilog语言）进行四种乘法器的仿真实现

使用QuartusII（Verilog语言）进行四种乘法器的仿真实现1、并列乘法器（使用“X”实现）原理图如下：被乘数A=A7A6A5A4A3A2A1A0,乘数B=B7B6B5B4B3BB1B0，所得乘积为十六位数由
沙子也能发光·2022-05-18 19:40

Quartus II实验二 运算部件实验：并行乘法器

如果很多操作步骤忘记可以参考链接：QuartusII实验一运算部件实验：加法器https://blog.csdn.net/qq_45037155/article/details/124202068本实验需要建立三个工程文件
书启秋枫·2022-05-18 19:10

【人脸定位】基于FPGA的肤色检测人脸定位的verilog实现

1.软件版本MATLAB2013b，quartusii12.12.本算法理论知识和MATLAB仿真第一，然后我们通过matlab测试后发现：上面左边是HSV，右边是Ycrcb。
fpga&matlab·2022-05-07 07:37

【64QAM同步】基于FPGA/MATLAB的64QAM同步系统的实现

1.软件版本quartusii12.1，matlab2017b2.本算法理论知识第一：环路滤波系数的分段更新，实现频率跟踪效果的稳定。
fpga&matlab·2022-04-10 09:26

quartus找不到硬件USB-blaster及驱动无法安装，解决方法

一般在安装的目录下搜索注：QuartusII安装完成后自带有
一只大喵咪·2022-03-19 06:08

quartus 中导入device的方法及遇到的问题

edition=subscription下载相应的qdz文件，然后打开Quartusii软件，在菜单栏的Tools->Installdevice中选择你保存.qdz的路径，进行安装即可。
一只大喵咪·2022-03-19 06:07

时序逻辑电路设计与仿真

一、实验目的1、掌握时序逻辑电路的设计方法；2、掌握基于QuartusII集成开发环境的时序逻辑电路设计流程；3、熟练掌握VerilogHDL语言；4、熟练掌握DE2-115开发板的使用方法；二、实验任务及要求
小天才才·2021-10-11 10:19

USB-blaster驱动安装图文教程

在安装quartusii/prime的时候，软件安装过程会自动安装USB-Blaster驱动但是往往系统自动安装是失败的。
Icecone·2021-06-22 06:16

基于FPGA的小波变换的verilog实现和硬件测试，使用quartusii平台

1.问题描述：基于FPGA的小波变换的verilog实现和硬件测试，使用quartusii平台2.部分程序：`timescale1ns/10ps////Company://Engineer:////DesignName
fpga&matlab·2021-05-12 22:42

从当初汇编到C语言入手学习，到如今接触FPGA开发已然十年

后来读研究生，工作陆陆续续也用过QuartusII、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会
小辰带你看世界·2021-04-24 10:16
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他