E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
questasim
[verilog] 免费开源的 verilog 仿真工具:icarus verilog
4.使用总结前言知名的Verilog仿真工具主要为三大主流的产品:mentor的modelsim/
questasim
,candence的NC-verilog,synopsys的VCS。
元存储
·
2024-01-01 08:08
元带你学:
Verilog
Verilog
fpga开发
QuestaSim
里覆盖率的查看
前言“覆盖率”是衡量设计验证完成程度的一个通用词,随着测试逐步覆盖各种合理的组合,仿真过程会慢慢勾画出你的设计情况。覆盖率工具会在仿真过程中收集信息,然后进行后续处理并得到覆盖率报告。一、创建工程代码链接在文章末尾,我们新建一个工程,将代码添加到工程中,如下所示二、编译设置按住【Ctrl】键,点选中所有的设计文件及verilog文件,然后右键点击选择【Compile】->【CompilePrope
飞向星河
·
2023-12-19 16:51
硬件工程
fpga开发
PULP Ubuntu18.04
1.安装eda工具:
questasim
_10.7_linux64,网上有教程和方法,如有问题,可私信我2.代码下载:gitclonehttps://github.com/pulp-platform/pulp
kahn.qiao
·
2023-10-26 01:37
1024程序员节
risc-v
Questasim
与Visualizer的livesim仿真
1.前言Live-Simulation(live-sim)模式允许Visualizer调试环境与
Questasim
进行交互操作,此模式将VisualizerGUI与
Questasim
仿真相结合,因此可以在线调试当前仿真的结果和波形
谷公子的藏经阁
·
2023-09-25 03:16
EDA工具
Questasim
Visualizer
Livesim
EDA
芯片
基于
Questasim
的SystemVerilog DPI使用流程
1.前言DPI是DirectProgrammingInterface的缩写,它提供了SystemVerilog与其它编程语言(特别是C语言)交互的接口。它允许编程人员轻松地从SystemVerilog调用C函数,且在C函数也可以调用Systemverilog的函数。DPI极大地方便了使用现有的C代码,可以使用import“DPI-C”声明从SystemVerilog调用C实现的函数,这样的函数称为
谷公子的藏经阁
·
2023-09-17 14:41
EDA工具
Systemverilog
DPI
Questasim
PLI/VPI
DPI-C
Questa Sim使用教程仿真-示例
QuestaSim
0基础仿真教程文章目录一、打开软件二、运行编译后的文件一、打开软件1、新建工程File->New->project2、填写工程名称和工程位置然后点"ok"3、编写或者添加文件,这里直接添加一个编写好的反相器的文件
Time木0101
·
2023-09-05 06:35
IC学习
#
IC设计学习
Questa
Sim
波形仿真
verilog
ic设计
vcs仿真教程(查看断言)
VCS是在linux下面用来进行仿真看波形的工具,类似于windows下面的modelsim以及
questasim
等工具,以及quartus、vivado仿真的操作。
一只迷茫的小狗
·
2023-09-03 10:54
Systemverilog
Systemverilog
windows环境下
QuestaSim
软件的使用
文章目录前言一、
QuestaSim
使用方法1、编译vlog2、映射vmap3、仿真vism4、ifndef和define(常用)5、
QuestaSim
的仿真界面6、完整
QuestaSim
仿真——TCL脚本前言
_lalla
·
2023-09-02 19:25
UVM学习笔记
学习
linux
questasim
tcl
如何设置
QuestaSim
/ModelSim 关联notepad++
根据网上的方法,打开软件后在最下面的Transcript输入两条指令即可,如下。1、procexternal_editor{filenamelinenumber}{exec"E:/Notepad++_7.6.6/Notepad++/notepad++.exe"$filename}注:将E:/Notepad++_7.6.6/Notepad++/notepad++.exe替换为自己的启动路径,注意是/
菊厂逻辑南博万
·
2023-08-10 08:47
仿真工具
verilog
fpga
Modelsim恢复编辑器的解决方案——只能将外部编辑器删除后,重新匹配编辑器
Modelsim恢复编辑器的解决方案——只能将外部编辑器删除后,重新匹配编辑器1,Modelsim和
Questasim
是相互兼容的,配置的编辑器变成了sublime,且更换不了编辑器2,解决问题的方案,
向兴
·
2023-08-10 08:44
UVM验证-项目实战
编辑器
Questasim
Modelsim
questasim
常见问题解决方案
问题描述一:**Error:(vlog-13069)E:/
questasim
_project/UVM_platform/my_driver.sv(5):near"uvm_driver":syntaxerror
不吃葱的酸菜鱼
·
2023-08-03 19:12
java
前端
javascript
实验报告-安装
Questasim
10.6c版本并跑通一个工程!
实验报告-安装
Questasim
10.6c版本并跑通一个工程!1,背景知识2,代码分享3,compileandsimulation,其本质操作(1)compile,可知compile成功!
向兴
·
2023-08-03 19:42
数字IC前端设计工程师进修之路
开发语言
VerilogIC前端开发
只有sv文件+
Questasim
来验证输出,将monitor加入到环境中
只有sv文件+
Questasim
来验证输出,将monitor加入到环境中1,背景知识2,代码修改注明+全部代码块分享(1)pkt_data.sv,==对环境做了一些修改。
向兴
·
2023-08-03 19:42
数字IC前端设计工程师进修之路
verilog
UVM
Questasim
1-搭建一个最简单的验证平台UVM,已用
Questasim
实现波形!
UVM-搭建一个最简单的验证平台,已用
Questasim
实现波形1,背景知识2,".sv"文件搭建的UVM验证平台,包括代码块分享3,
Questasim
仿真输出(1)compileall,成功!
向兴
·
2023-08-03 19:41
UVM验证-项目实战
UVM
Verilog中parameter使用
概述模块定义模块调用
Questasim
仿真1.概述Verilog中通过使用parameter可以在调用模块时修改模块里面的常数参数,提高模块的复用性,类似C语言中函数的形参,在模块调用时将参数传入模块。
zlxiaoshanying
·
2023-08-01 01:19
#
EDA
I2C学习笔记——00apb_mst侧trans、drv、mon、sqr、agt
操作VCS:makeelab、makerunGUI=1TEST=___________&
questasim
:pwd当前路径、cd到sim目录下、dorkv_i2c_sim.do进行编译和仿真APBmaster
林vv
·
2023-06-13 18:22
学习
笔记
SV Testbench 案例学习与思考-1
引言关于Systemverilog语法学习的专栏博客已经告一段落,现在结合chipverify官网给出的几个testbench案例,利用
QuestaSim
平台实做一些练习。
在路上-正出发
·
2023-04-17 07:00
SystemVerilog
&
Questa
Sim
学习
systemverilog
testbench
Questasim
入门教程
Questasim
仿真脚本1.仿真目录层级:D:.
同年纪_
·
2023-04-13 05:13
modelsim
fpga开发
linux环境下vcs+verdi/Questa软件的使用
常用指令1、常用(1)编译文件(2)debug选项(3)目录(4)使用verdi时需要在vcs里面添加的编译选项(5)仿真选项(加在sim里面)(6)其他2、覆盖率相关3、波形相关4、verdi相关三、
QuestaSim
_lalla
·
2023-04-08 08:17
EDA工具仿真
linux
fpga开发
运维
questasim
合并覆盖率 coverage type显示不完全
搜狗截图_2018-11-30_23-54-14.png正常来讲将该勾选的选中之后生成的html应该是上面的样子搜狗截图_2018-11-30_23-57-45.png但是我的是上面的样子问题就出在,有一个叫做questa的DataBaseFile应该和跑出来的那些.data文件还有ucdb文件放在一个目录下,这样生成的coveragetype才完整~图片.png就像上面那样~
张哈哈天天开心
·
2023-03-26 10:29
QuestaSim
仿真步骤——CWNULT
QuestaSim
仿真步骤主要分为以下4步:1、新建工程2、添加文件与编译3、仿真4、添加波形1新建工程(1)打开
QuestaSim
仿真软件,执行:File——>New——>Project,如图1所示。
CWNULT
·
2023-03-12 15:50
QuestaSim工具
VCS仿真介绍
vlogan3.CompilingtheSimulation4.ExecutingtheSimulator5.VCSMXDebugging三、总结一、VCS介绍1.数字IC中编译仿真工具ModelSim/
Questasim
一点一点的进步
·
2023-03-11 19:12
仿真器
fpga开发
verilog
debug
vcs
有关modelsim/Questa Sim中出现蓝线高阻态(Z)的问题解决
关于在modelsim/
QuestaSim
出现高阻态的原因,可能大家比较熟悉的是该端口没被链接或没有初始化,这里主要介绍的原因可能是大家不是那么容易被关注到的,那就是位宽不一致也会导致出现高阻态。
╰︶ ̄ 莫等闲۩۩۩
·
2022-08-12 07:14
嵌入式硬件
VCS工具的基本使用(一)
VCS是在linux下面用来进行仿真看波形的工具,类似于windows下面的modelsim以及
questasim
等工具,以及quartus、vivado仿真的操作。
jun_luo_yu
·
2022-06-29 10:57
#
VCS工具
bash
linux
开发语言
Modelsim/
QuestaSim
教程——基础篇
写完HDL代码,当然要仿真一下,这时可以使用quartus自带的qsim或者ISE自带的isim来仿真,但是,业界推荐使用Modelsim。Modelsim的版本比较多,一般是用功能最全的SE版,不建议用AE/ASE/XE等其它版本。其中,AE/ASE是集成了Altera库的版本(仿真quartus的IP核,会轻松很多),XE是集成了Xilinx库的版本(仿真ISE的IP核,会轻松很多)。Ques
队长-Leader
·
2022-06-29 10:54
FPGA
SystemVerilog OOP 全是干货!
在例程的正下方是这段代码的仿真结果,仿真工具是
QuestaSim
-2020.01。
黄埔数据分析
·
2021-05-02 12:54
sv
QuestaSim
与Vivado有关仿真库深入理解
使用Vivado自带的simulator时,不需要编译仿真库,仿真库本身就存在,它在这里,如下图,但当使用第三方simulator时就必要要为该simulator编译专门的仿真库。这些仿真库包括了元件与IP的形为、时序等模型,不编译是不行的,但只需要开始使用时编译一次就好。上图中VHDL和Verilog目录有许多基本元件件的描述,当一个项目想摆脱对某公司器件的依赖时,打算从基本元件自己描述起,比如
君子爱财好色
·
2021-01-22 01:52
仿真
FPGA
modelsim/
questasim
do文件解释以及makefile
do文件解释questasimdo文件解释do文件wave.domakefile:makefile其实就是shell一种makefile参数Makefile例子aMakefile例子b例子c例子d例子eMakefile中@作用filelist参考:questasimdo文件解释do文件#开头的是comments;DO文件实质上是Tcl脚本。可以包含很多Tcl结构,比如程序,条件运算符,数学和三角函
黄埔数据分析
·
2021-01-18 09:51
uvm
shell
解决安装程序报错libstdc++.so.5不存在问题
在Ubuntu18.04上安装
Questasim
/Modelsim10.7c时,运行sfk时报错,libstdc++.so.5不存在这样一个库是很老的一个模块,使用apt好像下载不到,网上看教程挺乱的,
nuaa_qianjin
·
2020-09-14 04:46
libstdc++.so.5
ubuntu
怎么独立使用Modelsim进行工程仿真
yuphone/archive/2010/08/30/1812932.html转贴:天马行空Whttps://www.cnblogs.com/woshitianma/archive/2012/11/30/
Questasim
.html
hucc0706
·
2020-09-13 19:53
XILINX
questasim
下的仿真(vivado)
1.编译仿真库以vivado为例,Tools>CompileSimulationLibraries,出现对话框中选择simulator、路径,然后点compile开始编译,大概30分钟完成。编译完成后,在设定的路下会生成仿真库文件,该文件下会有一个modelsim.ini文件,里面添加了生成的所有库我本来想直接在qustasim的安装路径下的modelsim.ini文件中source上面编译生成的
ygcltqq
·
2020-08-24 18:16
FPGA
PCIE
使用开源RTL仿真器iverilog
前言linux下的硬件仿真工具VCS,NC,
Questasim
都是商业软件,如果想自己在自己机器上跑点小例子,那么通常人就需要去破解这些商业软件。这些年版权的意识越来越强,破解真不是一个好方法。
harriszh
·
2020-08-24 13:34
verification
verilog
simulator
Windows安装数字芯片UVM验证环境开发(使用
questasim
_10.6c 搭配Win-10 64bit) 以及结合Gitbash和Makefile的使用
1.软件安装(1)下载安装
questasim
_10.6c;
questasim
10.6c下载地址:链接:https://pan.baidu.com/s/1Dl_X2lVWv8gz9s_i0KPj2w提取码
lynn_333
·
2020-08-23 00:47
UVM数字芯片验证
linux
windows
Questasim
的基本运用
文章目录一、进入
Questasim
界面(vsim&)二、项目仿真2.1.创建工程库(Library)2.2.创建工程(Project)2.3.生成波形(Addwave)2.4.波形设置2.4.1.颜色设置
Mr.翟
·
2020-08-13 22:47
Questasim
UVM系统验证基础知识0(
Questasim
搭建第一个UVM环境)
特别声明:本文在原文基础上做了简单修改以适应文中举例在
questasim
下的运行,敬请原博主谅解。
weixin_30412013
·
2020-08-13 20:31
Modelsim/
QuestaSim
教程——DO文件篇
如果你对Modelsim/
QuestaSim
还不是很熟悉,玩熟再来,点击转至《基础篇》。你也可以在优酷看到演示的视频。下面介绍使用DO文件实现自动仿真的功能。
队长-Leader
·
2020-08-13 15:59
FPGA
Vivado关联Modelsim进行仿真
Vivado支持多种第三方仿真工具,包括Modelsim,
Questasim
等,本文将介绍如何在Vivado中使用Modelsim进行仿真。
正直的阿康
·
2020-08-06 00:26
Vivado
arm
modelsim
vivado
vivado2018.2与
Questasim
10.6c联合仿真
VIVADO与
QUESTASIM
软件版本对应关系https:
kkg89
·
2020-07-14 13:51
工作记录
linux系统下
questasim
10.7安装破解步骤
我用的是乌班图,1g内存,装的是32位的
questasim
。破解crack:把附件
questasim
10_crack中提
我是大马猴
·
2020-07-06 06:54
工具
Linux
linux
ubuntu
modesim se-64 10.4c与
Questasim
-64 10.6c兼容使用方法
之前电脑上一直安装的是modesimse-6410.4c的版本,用的一直都很好,后面由于项目需要,要用到vivado18.2来开发项目。由于xilinx自带的仿真软件每次打开都很慢,非常浪费时间,想使用vivado和modesim联合仿真的方式缩短每次仿真时间。网上有一些写的非常详细的博客关于如何将vivado和modelsim联合起来,但是对modesim的版本有要求,modesim10.6c或
bibogo
·
2020-07-04 21:46
Vivado
Modelsim
Questasim
基于 FPGA 的图像边缘检测
本文主要内容是实现图像的边缘检测功能目录mif文件的制作调用ip核生成rom以及在
questasim
仿真注意问题灰度处理均值滤波:重点是3*3像素阵列的生成sobel边缘检测图片的显示结果展示mif文件的制作受资源限制
王爷的大房子
·
2020-06-28 00:04
明德扬视频分享--点拨FPGA课程 100多个案例免费学
第一章准备工作1.
questasim
软件安装2.quartusⅡ软件安装3.GVIM软件安装第二章学习管理工具1.redmine使用2.SVN的使用3.SVN练习第三章QuartusⅡ的使用技巧1.第一个上板例程
chunfen2634161233
·
2020-06-22 23:16
怎么独立使用Modelsim进行工程仿真
下面将这一过程重新展示一遍,在“艾米电子”blog中采用的是ModelSim-Altera6.5e(QuartusII10.0)StarterEdition,在参考作者原来的基础上,我采用的平台是QuartusII11.1+
Questasim
10.0c
alexstone2014
·
2020-06-22 13:18
Makefile在
Questasim
和VCS中的运用
文章目录一、
Questasim
的Makefile编写1.1.Makefile编写实例1.2.辅助方法1.2.1.
Mr.Marc
·
2020-04-05 22:59
Makefile
makefile
UVM实战[一]
赛题来自数字命题AI赛道,有兴趣可以了解一下https://mp.weixin.qq.com/s/Hb4TrEDXG6uVVY7PZ0mdUwRTL设计部分代码不予公开,提供的是通过
Questasim
加密后的文件
空白MAX
·
2020-02-06 12:00
Linux(Centos7)中安装
Questasim
10.4一些问题的解决
问题列表1.关于libstdc++.so.5错误:“errorwhileloadingsharedlibraries:libstdc++.so.5”解决:将网上下载或者crack文件自带的libstdc++.so.5拷贝到/usr/lib,sudocplibstdc++.so.5/usr/lib或者,如果查看/usr/lib有libstdc++.so.6等等,也可以试试下面的解决方法,cd/usr
CoderK09
·
2018-12-20 16:08
SystemTools
【
Questasim
】Cannot find `include file "XXXXXX" in directories
使用的编译配置为setPROJECT_DIRC:/
questasim
_10.1b/bishesetIIC_AGENT_DIR${PROJECT_DIR}/iic/agents/iic_agentsetWB_AGENT_DIR
Huang_MJIC
·
2018-04-21 16:00
questasim
QuestaSim
使用及Makefile命令
一、熟悉Linux环境下QuestasimEDATool及GUI交互操作:1.
Questasim
简介:
Questasim
是由MentorGraphics公司推出的一款功能强大的仿真工具,支持SystemC
mjwwzs
·
2017-09-25 21:08
技术分享
验证
仿真
verilog
systemverilog验证
Makefile
使用开源RTL仿真器iverilog
前言linux下的硬件仿真工具VCS,NC,
Questasim
都是商业软件,如果想自己在自己机器上跑点小例子,那么通常人就需要去破解这些商业软件。这些年版权的意识越来越强,破解真不是一个好方法。
harriszh
·
2017-09-07 00:00
simulator
verilog
verification
Unresolved defparam reference to 'read_aclr_synch' in dcfifo_component.read_aclr_synch
问题:今天用
questasim
仿真出现下面这个问题。
aslmer
·
2016-11-18 19:00
上一页
1
2
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他