E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog
【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
文章目录三输入数的大小比较问题分析
verilog
codeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用
CodingCos
·
2024-02-08 16:05
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
三输入数的大小比较
【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
文章目录generate_for
verilog
codetestbenchcode仿真波形for循环
verilog
code仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
generate_for
verilog
for
【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
文章目录移位运算与乘法状态机简介System
Verilog
中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos
·
2024-02-08 16:02
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
使用Verdi或DVE分析波形的一些小技巧
文章目录查看DeltaCycle的方法
Verilog
和SV的仿真调度机制使用Verdi查看DeltaCycle的方法使用DVE查看DeltaCycle的方法Verdi的一些其他小技巧总线拆分事件统计逻辑运算修改参数显示进制查看
小破同学
·
2024-02-08 07:12
IC验证技术
芯片
测试工具
AD9361纯逻辑控制从0到1连载7-根据射频频率计算VCO参数
AD9361从0到1连载8-fastlock之profile存器设置
verilog
实现不管是使用使用何总方法，要修改射频频率，首先需要计算出对应的VCO参数。
冰冻土卫二
·
2024-02-08 07:11
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载3-初始化模块
初始化代码的工作，就是将上个章节生成
verilog
函数中的命令条条执行，碰到需要等待的地方等待，需要读某个标志位的地方就一直读，直到标志位符合要求。下面贴出初始化代码。
冰冻土卫二
·
2024-02-08 07:40
AD9361纯逻辑控制
AD9361
AD9363
SDR
软件无线电
AD9361纯逻辑控制从0到1连载2-将脚本转化为
verilog
代码
首先查看一下，上一章我们生成的脚本文件fdd_600m：//************************************************************//AD9361R2AutoGeneratedInitializationScript:Thisscriptwas//generatedusingtheAD9361CustomersoftwareVersion2.1.3
冰冻土卫二
·
2024-02-08 07:39
AD9361纯逻辑控制
AD9361
SDR
AD9361脚本转换
AD9361初始化配置
AD9361
python
AD9361纯逻辑控制从0到1连载1-生成初始化脚本
好在ADI官方提供了界面化的软件，可以根据图形化的配置，生成初始化的脚本，我们要做的就是将这个脚本转换为对应的
verilog
语言。
冰冻土卫二
·
2024-02-08 07:09
AD9361纯逻辑控制
AD9361
SDR
AD9361配置软件
AD9361配置详细说明
AD9361初始化配置
【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法
Verilog
Code
verilog
拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘
CodingCos
·
2024-02-08 07:38
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
移位运算与乘法
FPGA
05 06
Verilog
基础语法与应用讲解
05.1.位操作计数器实验升级，设计8个LED灯以每个0.5s的速率循环闪烁（跑马灯）1.1方法1：使用移位操作符<<来控制led灯的循环亮灭设计代码
Verilog
中，判断操作的时候不加位宽限定是可以的
Dale_e
·
2024-02-08 07:36
verilog学习
fpga开发
笔记
学习
经验分享
FPGA的VGA显示基础实验
文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用
Verilog
小艺的小依
·
2024-02-08 06:29
fpga开发
2.1
Verilog
基础语法
格式
Verilog
是区分大小写的。格式自由，可以在一行内编写，也可跨多行编写。每个语句必须以分号为结束符。空白符（换行、制表、空格）都没有实际的意义，在编译阶段可忽略。例如下面两中编程方式都是等效的。
二当家的素材网
·
2024-02-08 03:19
Verilog
教程
fpga开发
1.2
Verilog
简介及发展历史
Verilog
具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与潜力。
二当家的素材网
·
2024-02-08 02:10
Verilog
教程
fpga开发
1.1
Verilog
教程
Verilog
HDL（简称
Verilog
）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。
二当家的素材网
·
2024-02-08 02:09
Verilog
教程
fpga开发
Verilog
Verilog
刷题笔记22
题目：Buildapriorityencoderfor8-bitinputs.Givenan8-bitvector,theoutputshouldreportthefirst(leastsignificant)bitinthevectorthatis1.Reportzeroiftheinputvectorhasnobitsthatarehigh.Forexample,theinput8’b1001
十六追梦记
·
2024-02-08 00:22
笔记
Verilog
刷题笔记23
题目:Supposeyou’rebuildingacircuittoprocessscancodesfromaPS/2keyboardforagame.Giventhelasttwobytesofscancodesreceived,youneedtoindicatewhetheroneofthearrowkeysonthekeyboardhavebeenpressed.Thisinvolvesaf
十六追梦记
·
2024-02-08 00:50
笔记
fpga
verilog
需要注意的一些代码规范以及易错点
fpga里面乘法符号*一个周期是算不出来的，所以例如data*3可用data+data+data代替，加法可在一个周期内算完，才会保证不出错误
一枚清澈愚蠢的研究生
·
2024-02-07 22:30
fpga
fpga开发
【SpinalHDL】3.奇淫技巧
anonymSignalPrefix”字符串中的内容达到你想要的前缀，Scala中代码如下：objectTopextendsApp{SpinalConfig(anonymSignalPrefix="tmp").generate
Verilog
sinply6
·
2024-02-07 10:38
fpga开发
fpga
verilog
scala
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束，在HDLDesigner中双击block可使用Vscode编辑
verilog
是ZZJin
·
2024-02-07 08:14
编辑器
vscode
ide
1.3
Verilog
环境搭建详解教程
学习
Verilog
做仿真时，可选择不同仿真环境。
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name”
任何现有的BDF设计文件都必须转换为
Verilog
HDL或VHDL。
神仙约架
·
2024-02-07 04:55
INTEL（ALTERA）
FPGA
BDF
Quartus
fpga开发
Verilog
刷题笔记18
题目：Anifstatementusuallycreatesa2-to-1multiplexer,selectingoneinputiftheconditionistrue,andtheotherinputiftheconditionisfalse.解题：moduletop_module(inputa,inputb,inputsel_b1,inputsel_b2,outputwireout_ass
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记19
题目：Acommonsourceoferrors:HowtoavoidmakinglatchesWhendesigningcircuits,youmustthinkfirstintermsofcircuits:IwantthislogicgateIwantacombinationalbloboflogicthathastheseinputsandproducestheseoutputsIwanta
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记21
题目：Apriorityencoderisacombinationalcircuitthat,whengivenaninputbitvector,outputsthepositionofthefirst1bitinthevector.Forexample,a8-bitpriorityencodergiventheinput8’b10010000wouldoutput3’d4,becausebit[
十六追梦记
·
2024-02-07 03:17
笔记
Verilog
刷题笔记20
题目：Casestatementsin
Verilog
arenearlyequivalenttoasequenceofif-elseif-elsethatcomparesoneexpressiontoalistofothers.ItssyntaxandfunctionalitydiffersfromtheswitchstatementinC
十六追梦记
·
2024-02-07 03:46
笔记
FPGA快速入门路径
适合新手的FPGA入门路径总体路径规划基础学习-
verilog
语言
verilog
语言学习，推荐
verilog
数字系统设计一书，讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
nc
verilog
仿真的基础脚本
NCSimNC-SIM为Cadence公司之VHDL与
Verilog
混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与
Verilog
混合计设的IC功能.NC-
Verilog
罐头说
·
2024-02-06 14:07
在
verilog
中保留chisel中的注释
Howtodeciphercommentsingenerated
Verilog
fromchisel?
斐非韭
·
2024-02-06 13:49
chisel
fpga开发
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
1、
Verilog
描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;
shuidetiankong
·
2024-02-06 11:44
FPGA学习
D触发器
同步复位置位D触发器
Verilog
【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】
文章目录带同步复位的D触发器
Verilog
代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。
CodingCos
·
2024-02-06 11:12
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
system
verilog
宏定义 `define
define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下system
verilog
hh199203
·
2024-02-06 09:53
systemverilog
systemverilog
宏定义
参数传递
如何理解派生类的构造函数
一、派生类的构造函数当派生类中没有构造函数时，VCS会自动插入一个构造函数new，并执行其父类中的构造函数super.new()；当派生类中有构造函数时，system
verilog
期
hh199203
·
2024-02-06 09:53
systemverilog
构造函数
new
System
Verilog
约束随机（二）
文章目录前言一、System
Verilog
约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束
hh199203
·
2024-02-06 09:21
systemverilog
systemverilog
随机约束
基于QuartusII的
verilog
数字时钟设计
基于QuautusII的
Verilog
数字时钟设计（1）基本功能①显示年、月、日、星期、时、分，秒，是否为闰年（只有校对生效情况时间可以不连续）；②定时与闹铃：到设定的时间（选择周一至周末或具体日期）进行报警
小白努力中@
·
2024-02-06 08:46
爱好
quartus
verilog
数字时钟
正常显示及调教时间
【
Verilog
HDL设计】基于FPGA的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本，后两个版本基于v1.4版本发展而来，要想深入学习HDMI协议，从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容，网上已经有很多前辈作了详细介绍，例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
Vivado开发FPGA使用流程、教程
verilog
（建立工程、编译文件到最终烧录的全流程）
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、生成比特流文件、烧录等步骤，下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。二、工程创建打开Vivado软件后，出现下图：上图选择creatproject后，出现下图：上
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【友晶科技】基于FPGA的贪吃蛇游戏设计（八）——状态机设计
1.状态机理论知识
Verilog
语言可以依靠不同的always语句块实现硬件电路的并行执行，但在实际工程中，不仅需要并行执行电路，偶尔也会遇到需要串行执行的电路。
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
1位全加器设计—— 原理图与VHDL设计初步
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及
Verilog
的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件
贪睡的小孩
·
2024-02-06 07:03
基于FPGA的图像最近邻插值算法
verilog
实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片，效果如下：2.算法运行软件版本vivado2019.2，matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
一位全加器的设计与实践
目录认识全加器半加器一位全加器输出原理图实现一位加法器创建工程半加器原理图输入全加器原理图输入
Verilog
实现一位加法器下载测试总结参考文章认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路
小艺的小依
·
2024-02-06 07:00
linux
开发语言
嵌入式硬件
fpga开发
FPGA编程入门——实现一位全加器
然后通过4个1位全加器的串行级联，完成一个4位全加器的原理图设计；再改用
Verilog
编程（3种模式：门电路、数据流和行为级描述），完成这个4位全加器设计，并观察
Verilog
代码编译综合
Flydreamss
·
2024-02-06 07:59
fpga开发
Verilog
实现2进制码与BCD码的互相转换
1、什么是BCD码？BCD码是一种2进制的数字编码形式，用4位2进制数来表示1位10进制中的0~9这10个数。这种编码技术，最常用于会计系统的设计里，因为会计制度经常需要对很长的数字做准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可使电脑免除作浮点运算所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码也很常用。常见的BCD码有很多种形式，比如8421码、242
单刀FPGA
·
2024-02-06 05:39
FPGA设计与调试
fpga开发
Verilog
xilinx
altera
IC
2019年需要学习的专业知识
编程语言数据结构算法分析与实现中级知识编译器原理操作系统网络编程高级知识Linux内核源码分析硬件知识体系结构基础知识电路知识模拟电路数字电路计算机组成原理处理器体系架构实现应用性知识PCB设计芯片设计（
Verilog
大道而至简
·
2024-02-05 15:13
16-
Verilog
实现二线制I2C CMOS串行EEPROM的读写操作
Verilog
实现二线制I2CCMOS串行EEPROM的读写操作1，二线制I2CCMOS串行EEPROM的简单介绍2，I2C总线特征介绍3，二线制I2C、CMOS串行EEPROM的读写操作4，EEPROM
向兴
·
2024-02-05 12:14
Verilog数字系统设计教程
数字芯片Verilog设计
13-设计可综合状态机的指导原则，本文对于
Verilog
设计方法学至关重要！
设计可综合状态机的指导原则1，组合逻辑电路设计1.1，8位带进位端的加法器模块设计1.1.1，RTL代码设计1.1.2，tb测试信号1.1.3，生成原理图1.1.4，SIM输出波形1.2，指令译码模块设计1.2.1，RTL代码设计1.2.2，tb测试代码1.2.3，生成原理图1.2.4，SIM输出波形1.3，利用task和电平敏感的always块设计经比较后重组信号的组合逻辑1.3.1，RTL代码
向兴
·
2024-02-05 12:44
Verilog数字系统设计教程
fpga开发
Verilog前端设计
Verilog
task使用说明
任务与函数的区别和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算，而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。下面对任务与函数的区别进行概括：比较点函数任务输入函数至少有一个输入，端口声明不能包含inout型任务可以没有或者有多个输入，且端口声明可以为inout型输出函数没有输出任务可以
一只迷茫的小狗
·
2024-02-05 12:44
fpga开发
Verilog
中 task 的语法，及使用 task 来完成模块的 testbench
概述
Verilog
中的task是一种不可综合的语法，它既提供了从不同位置执行公共过程的能力（因为这样可以实现代码共享），也提供了把大过程切分成小过程的能力（因为小过程更便于阅读和调试）。
McEv0y
·
2024-02-05 12:44
Verilog
task2：
Verilog
编写的设计模块在模块内部直接调用task
Verilog
编写的设计模块在模块内部直接调用task1，概念2，模块设计2.1，RTL设计2.2，tb测试代码2.3，sim仿真输出参考文献：1，练习七-在
Verilog
中使用任务task1，概念在模块设计中
向兴
·
2024-02-05 12:43
fpga开发
Verilog语法
【chisel】 环境，资料
sbt下载的过程中报错；[error]sbt.librarymanagement.ResolveException:chiselchisel目前的一些状况，问题Chisel，说爱你不容易Chisel相较于
verilog
斐非韭
·
2024-02-04 19:04
chisel
fpga开发
#
Verilog
FPGA实现乐曲演奏电路
FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音1261.63191122932中音1523.2595611472高音11046.54785736低音2293.66170320436中音2587.3385110212高音21174.66426
tz+
·
2024-02-04 15:45
FPGA
Verilog
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他