xilinx；

Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了

鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！DDR3设计，保姆式一站式教程，看这一篇文章就够了！目录一、DDR3简介二、DDR3的各个时钟频率及带宽分析三、DDR3IP核（MIG）的使用教程四、DDR3基础篇——读写测试五、DDR3高级篇——封装成FIFO一、DDR3简
FPGA大叔·2021-11-07 14:43

Xilinx平台DDR3设计保姆式教程（2）DDR3各时钟频率及带宽分析

xilinx平台DDR3设计（2）DDR3各时钟频率及带宽分析前言：对FPGA而言，时钟就是脉搏，必须理解透彻！
FPGA大叔·2021-11-07 14:32

Xilinx平台DDR3设计保姆式教程（1）DDR3基础简介

xilinx平台DDR3设计（1）DDR3简介如果我们只是拿来用ddr搬砖，那么它就简单，知道IP怎么使用就好，但是要想知其所以然，理论知识是必备的，这也是我们初学者所欠缺的东西，慢慢修炼吧！
FPGA大叔·2021-11-07 11:23

《Xilinx - UG471中文翻译》（1）IDELAYE2原语介绍

目录一、7系列FPGAsSelectIO资源二、selectIO的逻辑资源2.1ILOGIC2.2IDELAY2.3IDELAYCTRL2.4ODELAY2.5OLOGIC三、IDELAYE2原语3.1IDELAYE2属性3.2IDELAYE2端口3.2.1延迟控制3.3时序图3.4仿真测试四、高级selectIO逻辑资源一、7系列FPGAsSelectIO资源SelectIO，就是I/O接口以及
FPGA大叔·2021-10-31 23:12

《Xilinx - UG471中文翻译》（2）ISERDESE2原语介绍

目录1.前言2.ISERDESE2原语介绍3.原语例化4.ISERDESE2框图5.ISERDESE2端口信号5.1时钟接口5.2并行数据输出5.3数据输出选择5.4级联接口6.数据对齐操作1.前言本文仅对UG471第3章《AdvancedSelectIOLogicResources》部分进行翻译和学习解读。其他部分，后续补充。刚学习FPGA半年，有不足之处，欢迎拍砖。2.ISERDESE2原语介
FPGA大叔·2021-10-26 22:20

「干货」基于Zynq-7010/7020的多路千兆网口实现方案分享

前言：本文基于以太网接口在工业场合的大量使用，特别是工业控制、仪器仪表等领域，结合XilinxZynq-7000所具备的丰富设计资源（在单芯片内集成了双核ARMCortexA9（ProcessingSystem
Tronlong创龙·2021-10-22 09:37

【FPGA学习笔记】（一）什么是FPGA？和单片机ARM有什么区别？

FPGA整体概述FPGA相关术语FPGA基本逻辑结构可配置逻辑单元（CLB）1.查找表2.存储元件3.分布式RAM资源输入输出单元（IOB）注意及引用由于本人学习FPGA尚处于初级阶段，大部分资料学习来源于Xilinx
XDU-LDX·2021-10-21 23:43

Xilinx FFT IP核的使用

说明：通过对比Matlab实践来运用XilinxFFTIP核实现复数的FFT。
Crazzy_M·2021-10-20 15:31

Xilinx FFT IP核 Verilog代码实现

说明：通过对比Matlab实践来运用XilinxFFTIP核实现复数的FFT，Verilog代码实现，ila进行调试。
Crazzy_M·2021-10-20 15:50

基于Zynq-7000系列XC7Z010/XC7Z020的PS端裸机与FreeRTOS案例开发手册（工程编译、程序加载与固化法）

前言本文主要介绍PS端(ARMCPU0)的裸机与FreeRTOS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。
Tronlong创龙·2021-10-12 11:31

基于Vivado MIG IP核的DDR3控制器(DDR3_CONTROL)

一、前言由于DDR3的控制时序相当复杂，为了方便用户开发DDR3的读写应用程序，Xilinx官方就提供了一个MIG（MemoryInterfaceGenerator）IP核，它可以为用户生成一个DDR3
耐心的小黑·2021-09-20 16:45

PetaLinux使用Gstreamer传输USB摄像头到DP显示屏

PetaLinux使用Gstreamer传输USB摄像头到DP显示屏开发板：XilinxZynqXCZU9EG虚拟机：Ubuntu18.04摄像头格式：jpeg显示屏接口：DisplayPort1.PetaLinux
之江小林·2021-09-15 10:27

PetaLinux安装编译

目录PetaLinux安装编译1.安装petalinux2.编译petalinux3.生成BOOT文件4.简单程序a.运行helloworldb.gpio控制ledPetaLinux安装编译开发板：XilinxZynqXCZU9EG
之江小林·2021-09-15 09:21

System verilog实战----AXI DMA的简单实现

尽管Xilinx提供了AXIDMAIP核，但是，本着练习systemverilog编码的目的，以及进一步加深对AXIDMA的理解，博主打算自己手写一个AXIDMA，(目前仅作仿真用)。
zjjxFPGAer·2021-08-11 17:20

2021-08-10

FPGA技术门槛非常高，核心技术只掌握在及其少数的公司手上，而且xilinx和atlera手头握有6000多项专利，对后进者形成很高的技术壁垒，国内厂商要么和国外巨头专利交叉授权，要么花
99f72a2931b7·2021-08-10 21:17

Xilinx SDK如何将Console的内容复制出来？

整理自：https://www.amobbs.com/thread-5738341-1-1.html上图界面处，无法ctrl+C，也无法右键。有两种方法将内容复制出来：按住ctrl+shift+c就可以复制啦！debugconfiguration-common-standardinputandoutput-outputfile第一种方法亲测可用，第二种没试过。实际上，从下图Preferences中
隋边边·2021-07-05 17:58

【xilinx SDK教程】第2篇：超实用的xilinx SDK使用技巧合集

文章专栏：《黑猫的FPGA知识合集》主要内容1、SDKterminal不见了怎么办2、SDK显示行号、背景色设置、字体大小调节3、system.mss被关闭了如何打开4、xilinxSDK中：找不到includexgpio.h5
黑猫奥利奥·2021-07-04 18:01

FPGA

两家比较有名的带软件工具的可编程逻辑技术的PFGA开发公司：Xilinx公司开发了首款FPGA，Altera公司（现已被Intel公司收购），前者偏高端，后者偏向低端市场。国外一
By_Want·2021-06-25 04:14

Vivado ISE IP License永久使用所有版本

XILINXVivadoISEIP永久License技术交流请联系Q：3339377509，V：SDS_TechLDPC，CPRI，Turbo，Polar，JESD204B/C，HDMI1.4/2.0，
Loong_6246·2021-06-22 05:30

XC7VX415T-2FFG1157C介绍

产品：XC7VX415T-2FFG1157C品牌:XILINX型号:XC7VX415T-2FFG1157C电源电压:12A频率:600MHZ用途:军工功率:10V了解更多请点击：http://www.dzsc.com
QUEQUE123·2021-06-20 00:02

2019年那些不起眼的赚钱之道

不管Xilinx还是Altera，也不管是Verilog还是VHDL！我懂嵌入式
500InternalServ·2021-06-15 00:41

ZCU106--(1)--20180622

ZCU106所有文档均可在xilinx官方网站下载。到06/22/2018为止，文档有三部分：UserGuides(2)、ExampleDesigns(7)、BoardFiles(2)。  
和光同尘SCW·2021-06-11 20:15

petaLinux2018.1

提示：关于petaLinux2018.1及以前版本相关，均可参考Xilinx官方文档ug1144，官方文档很详细，这里只是记载我的一些经验。
和光同尘SCW·2021-06-09 21:49

PYNQ BaseOverlay介绍

硬件库的概念可以参考软件库的概念，硬件库可以调用一些硬件加速的IP供应用层来操作——PYNQ提供了一个Python交互界面，允许我们呢通过处理系统上的Python来控制可编程逻辑里的overlaysBaseOverlay是xilinx
cyzbz·2021-06-06 18:42

pynq培训day1

了解ZYNQ以及PYNQ的大致架构开始前的准备工作（镜像烧录、联网、配置IP地址等）参考资料的获取，以及常见问题汇总要注意的2个跳线，供电和模式选择1.XilinxZynq7000系列架构与传统的FPGA
cyzbz·2021-06-06 17:58

一种基于C6748 DSP+FPGA的软件无线电平台的设计及应用

1评估板简介基于TIOMAP-L138（定点/浮点DSPC674x+ARM9）+XilinxSpartan-6FPGA
专注DSP+ARM+FPGA·2021-06-03 22:04

HLS FFT的使用

67d7842dbbe25473c3c32b93c0da8047785f30d78e8a024de1b57352245f9689/*******************************************************************************Vendor:XilinxAssociated
qq_40268672·2021-06-02 22:54

ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例

本文主要介绍ZYNQPS+PL异构多核案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。
Tronlong创龙·2021-05-28 14:56

MicroBlaze：Xilinx官方软核学习与一些实验测试

MicroBlaze是Xilinx公司提供的一款32/64位软核嵌
Lytain2021·2021-05-28 09:43

FPGA万花筒之(六):FPGA的基本结构

【嵌牛鼻子】FPGAXilinxAlter
张俸玺20012100022·2021-05-16 16:40

Xilinx IP解析之Processor System Reset

一.IP概述可参考Xilinx官网ProcessorSystemResetModule概述，以下翻译自官网此IP的概述。
正直的阿康·2021-05-15 16:15

[ISE 14.7] _pn.exe 崩溃问题 点击浏览崩溃问题

解决方法第一步：非常重要，进行文件备份，将“F:\Xilinx\12.3\ISE_DS\ISE\lib\nt64\libPortability.dll”和“F:\Xilinx\12.3\ISE_DS\ISE
Murrey_Xiao·2021-05-13 14:22

可编程半导体XC7VX690T-2FFG1926I规格书

制造商编号：XC7VX690T-2FFG1926I制造商：Xilinx产品种类:FPGA-现场可编程门阵列产品:Virtex-7逻辑元件数量:693120输入/输出端数量:720I/O工作电源电压:1.2Vto3.3V
冰VIVI66·2021-05-12 07:49

Xilinx芯片XC7V2000T-2FHG1761C规格书

制造商编号：XC7V2000T-2FHG1761C制造商：Xilinx产品种类:FPGA-现场可编程门阵列产品:Virtex-7逻辑元件数量:1954560输入/输出端数量:850I/O工作电源电压:1.2Vto3.3V
冰VIVI66·2021-05-06 13:58

xilinx内置fifo

标志位emptyfull参考文献：xilinx_userguide
谁是我的小超人·2021-05-05 03:04

《安富莱嵌入式周报》第209期：2021.04.19--2021.04.25

目录1、Xilinx推出K26视觉AI核心板，可以直接用于产品设计，加速产品上市2、ST发布经GSMA认证的eSIM，适用于工业和消费物联网以及汽车3、Arduino推出用于智能农业的边缘控制板4、博世推出具有
Simon223·2021-04-27 15:26

用python实现类似shell的demo

/usr/bin/envpython#Copyright2019XilinxInc.
黄埔数据分析·2021-04-27 11:23

Vitis-AI-1.3-TensorFlow2 使用TensorFlow2 构建custom AI模型的流程；

Vitis-AI1.3/TensorFlow2环境下使用自定义CNN模型进行Mnist分类本示例工程中我们会在TensorFlow2下使用KerasAPI创建一个自定义CNN网络，在Vitis-AI1.3环境下编译成XilinxDPU
黄埔数据分析·2021-04-26 18:48

vitis

Deeplearningprocessunit)是有AIE组成；Vitis_LibrariesVitis_Libraries/tree/master/visionVitis-Tutorialsopencl.org/hardware/xilinxug1354
黄埔数据分析·2021-04-25 10:04

基于米联客MA703FA开发板的MicroBlaze LWIP千兆以太网例程

XilinxFPGAMicroBlaze使用AXI1G/2.5GEthernetSubsystem（=TriModeEthernetMAC+AXIEthernetBuffer）以太网IP核驱动RTL8211FD
巨大八爪鱼·2021-04-18 21:36

【高速接口-RapidIO】4、Xilinx RapidIO核详解

：总目录（经验分享）献上链接：【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程【高速接口-RapidIO】4、XilinxRapidIO
夜幕下的灯火·2021-04-18 13:53

如何魔改Xilinx Vivado 的MIG IP核

DDR4控制器代码虽然好找，但是不一定能适配手上的ZCU104；从头开始写一个DDR4控制器工程量太大了，于是决定魔改一下Xilinx官方的MIGIP（v2.2forUltrascale+）核。
队长的脑残粉·2021-04-15 09:40

芯片行业最大规模的交易之一！AMD 350 亿美元收购赛灵思，但仍有三个“担忧”...

据国外媒体报道，当地时间周三，芯片制造商AMD和半导体公司赛灵思（Xilinx）表示，它们的股东投票均批准了AMD对赛灵思的收购。早在去年10月，AMD便公开宣布拟以350亿美元价格收购赛灵思。
·2021-04-11 14:14

ubuntu 安装 vivado xsdk

sudoaptinstalllibtinfo5按照xilinx相关的教程,先按照ubuntu16lts,然后安装vivadoxsdk,但是我喜欢用新版本,所以在ubuntu20lts环境进行安装vivado
·2021-04-07 10:36

ubuntu 安装 vivado xsdk

sudoaptinstalllibtinfo5按照xilinx相关的教程,先按照ubuntu16lts,然后安装vivadoxsdk,但是我喜欢用新版本,所以在ubuntu20lts环境进行安装vivado
·2021-04-01 12:06

xilinx oddr idelay用法简单介绍

我们知道xilinxFPGA的selectio中有ilogic和ologic资源，可以实现iddr/oddr，idelay和odelay等功能。
yundanfengqing_nuc·2021-03-10 13:44

vivado xilinx IOB = true的使用

xilinxFPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/outputblock，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
yundanfengqing_nuc·2021-03-10 11:31

一文认识PYNQ

PYNQ是Xilinx推出的一个开源项目，目
耐心的小黑·2021-03-06 09:06

Xilinx-AX7103-学习笔记（25）：基于UDP的以太网通信

Xilinx-AX7103-学习笔记（25）：基于UDP的以太网通信实验将实现AX7103开发板和PC之间进行以太网数据通信,通信协议采用EthernetUDP通信协议。
赵小琛在路上·2021-02-26 16:54

【懒人专用】Python实现Modelsim独立仿真Vivado工程的自动化脚本

级联仿真就是通过设置使Vivado调出Modelsim仿真界面并启动仿真，这种方法的好处是当使用IP时不用自己添加Xilinx的IP库；缺点是仿真效率极低，每次修改代码后需要综合，然后在Vivado中调出
锤王马加爵·2021-02-10 20:32
上一页 23 24 25 26 27 28 29 30 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他