E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
【原创】闫若川FPGA轻松入门：开发环境搭建
ISE14.7目前已经是ISE的最高版本了，
xilinx
不再更新ISE了，ISE已经成熟了。vivado对很多低端的芯片不
dba37162
·
2020-08-22 21:19
ELS电子系统级FPGA设计
Xilinx
生态系统合作伙伴提供了广泛的FPGA优化E
changan2001
·
2020-08-22 21:19
HLS
从赛灵思Kintex-7认识FPGA
从赛灵思Kintex-7认识FPGA
xilinx
FPGA简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物
微信公众号：FPGA开源工作室
·
2020-08-22 21:25
FPGA
【初学者向】如何简单快捷地用小型Xiliinx FPGA加速卷积神经网络CNN
先说一下背景，这个项目的目标硬件是
Xilinx
的PYNQ。该开发板加载了LinuxUbuntu操作系统，可以在CPU上运行现有的PythonCNN架构如Caffe和Theano。
awai54st
·
2020-08-22 21:52
PYNQ
访问PCIe BAR空间
google了一圈，发现
xilinx
论坛的一个回答比较好，链接如下：https://forums.
xilinx
.com/t5/PCI-Express/PCI-express-Base-Address-Register
ABCamus
·
2020-08-22 21:05
PCIe
ARM
基于TcL脚本生成HLS工程
使用说明操作环境：Windows7/1064bit；
Xilinx
Vivado2017.4。
Tronlong_
·
2020-08-22 21:39
产品说明
Xilinx
SDK程序Debug无法在main函数入口处停住解决
问题描述：采用的芯片是ZYNQ7020，设计好逻辑程序，导出hdf文件后在
Xilinx
SDK中调试软件程序。采用Debug的方式，发现程序不能在main函数入口停下，且暂停程序时，程序跑飞。
隋边边
·
2020-08-22 21:29
嵌入式开发案例总结
LogiCORE IP Clocking Wizard 之 Core Architecture（时钟IP核的核架构介绍）
背景之前写过一篇博文：
Xilinx
IP核专题之PLLIP核介绍，讲的是如何用ISE的COREgenerator产生一个PLL核的实际实现过程，写的也比较仔细，里面的参数是根据数据手册了解的，自从那篇博文写完之后
李锐博恩
·
2020-08-22 21:25
Verilog/FPGA
实用总结区
【FPGA】 Altera FPGA 入门篇（1）
在我买人生第一块FPGA开发板之前，我知道的FPGA厂商只有
Xilinx
、Altera、以及小脚丫开发板使用的Lattice，但是为什么最后使用的是Altera的FPGA呢？
Ninquelote
·
2020-08-22 21:47
FPGA
Xilinx
Petalinux 开发环境搭建与安装
开发环境VirtualBox,Ubuntu16.0464bit,Petalinux2015.4在VirtualBox中安装Ubuntu，用户名：
xilinx
-arm密码：rootstep1:与Win10
NarutoInspire
·
2020-08-22 21:16
嵌入式
——
Zynq&Petalinux
Xilinx
-Petalinux学习-------博客园
https://recomm.cnblogs.com/blogpost/12614033https://www.jianshu.com/p/8055097ee834https://www.cnblogs.com/vacajk/p/6146146.htmlhttps://www.cnblogs.com/vacajk/p/6148857.html博客园https://www.cnblogs.com/a
cajeptw
·
2020-08-22 20:03
petalinux
ubuntu
linux环境(centos7.3)下安装
Xilinx
FPGA以及烧录算法教程
linux环境(centos7.3)下安装
Xilinx
FPGA最近因为项目需要，需要使用FPGA，公司使用的时
Xilinx
公司的FPGA卡，安装和调试过程有些复杂，为了给后续小伙伴提供帮助，在这里写个教程分享一下
Ctwokm
·
2020-08-22 18:23
安装教程
适用于
Xilinx
Virtex-7 FPGA开发板的32位DDR4 SDRAM
Xilinx
Virtex®-7FPGA系列突破了以前的物理极限。超高端带宽和容量的结合可提高系统性能，以满足最复杂的系统要求。
英尚微电子
·
2020-08-22 15:29
芯片
fpga
闪存
存储技术
Xilinx
中oserdes的原语及IP的使用
vivado中oserdes的原语及IP的使用应用场景serdes原语的应用serdes原语的使用示例serdes原语的测试代码serdes原语的仿真结果select_io的使用select_io的测试代码测试结果总结应用场景在高速应用中，我们经常性的听说serdes的应用，确实serdes是一项重要的应用。serdes又可以分为iserdes与oserdes两个操作分别是串行转并行以及并行转串行
朽月
·
2020-08-22 11:13
FPGA
在
xilinx
ise12.2 环境下用自带的isim仿真详解
现在脑子里是当年一个人在一个实验室默默学习的场景，但最后依靠着这项技能养活自己，感恩最近项目用到FPGA，也开始了FPGA的学习历程，硬件为红色飓风的E45，FPGA是spartan6系列的，软件开发环境是
xilinx
ise12.2
yijingjing17
·
2020-08-22 11:31
FPGA
在ISE中利用iMPACT擦除flash中的程序
有时候需要把flash中的程序擦除，ise中利用impact擦除flash中的程序的，具体步骤如下：1、开始—>
Xilinx
designtools—>ISEDesignSuite14.6—>ISEDesignTools
程序运行中
·
2020-08-22 11:31
Xilinx
FPGA
flash
ise
impct
Xilinx
的FPGA命名规则
1.
xilinx
的FPGA命名规则
Xilinx
的ug112第一章中介绍了
Xilinx
公司的FPGA命名规则。一般而言，大的FPGA的上表面是这个样子的。
长弓的坚持
·
2020-08-22 11:06
FPGA开发
FPGA 加速卡
Xilinx
XCKU115FPGA加速卡概述PE1710是一款基于PCIExpress总线架构的高性能FPGA加速卡。
weixin_43515880
·
2020-08-22 11:17
PCIE
Xilinx
-7-SelectIO-IDDR原语的操作模式
博主福利：100G+电子设计学习资源包！http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5d5d0f15df84f4a92ebf72f88d4ee8&scene=18#wechat_redirect-------------------------------------------------------
电子开发圈_公众号
·
2020-08-22 11:40
FPGA开发技术
xilinx
spartan-3a iddr2 oddr2
1--IDDR2:InputDoubleDataRateInputRegisterwithSet,Reset2--andClockEnable.3--Spartan-3A4--
Xilinx
HDLLanguageTemplate
weixin_34357436
·
2020-08-22 11:20
Xilinx
器件原语
Xilinx
公司的原语按功能分为10类，包括计算组件、I/O端口组件、寄存器和
weixin_34082854
·
2020-08-22 11:02
【FPGA】
xilinx
IOBUF的用法
在LanguageTemplate中能找到IOBUF的标准实例：//IOBUF:Single-endedBi-directionalBuffer//Alldevices//
Xilinx
HDLLanguageTemplate
weixin_34019929
·
2020-08-22 11:29
Xilinx
下载方式（具体可以参考配置MCS文件时右下角help调出的doc）
对于
Xilinx
PaltformFlashPROM，小容量的（1Mb-4Mb）XCF01S、X
weixin_33889665
·
2020-08-22 11:22
FPGA-
Xilinx
原语调用之ODDR
记录背景：最近由于想实现GMIItoRGMII的功能，因此需要调用ODDR原语。ODDR：DedicatedDualDataRate（DDR）OutputRegister通过ODDR把两路单端的数据合并到一路上输出，上下沿同时输出数据，上沿输出a路下沿输出b路；如果两路输入信号一路恒定为1，一路恒定为0，那么输出的信号实际上就是输入的时钟信号。调用的Verilog语句是：1//ODDR:Outpu
weixin_30882895
·
2020-08-22 10:35
Xilinx
开发入门之工具使用
基本步骤是：写完.v文件后开始综合Synthesize；然后打开PlanAhead-PostSynthesis分配引脚（会自动添加.ucf文件）；若要使用ChipScope，则New一个.cdc文件（ChipScopeDefinitionandConnectionFile），TriggerWidth用于设置共有几个被观察信号，DataDepth用于设置采集多少个点；然后就是ImplementDes
weixin_30520015
·
2020-08-22 10:51
Xilinx
FPGA LVDS应用
Xilinx
FPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），IBUFDS（差分输入BUF）。
1361976860
·
2020-08-22 10:48
-03-LVDS输出接口设计【
Xilinx
-LVDS读写功能实现】
在-01-OV7251摄像头与设计规划【
Xilinx
-LVDS读写功能实现】中将设计分为了几个步骤，下面将介绍OV7251LVDS信号模拟输出功能的逻辑设计。
vacajk
·
2020-08-22 10:31
Xilinx
FPGA
Camera
xilinx
原语使用文献
xilinx
原语使用文献0赞发表于2012/11/2410:20:00阅读（5105）评论（2）原语,即primitive.不同的厂商,原语不同;同一家的FPGA,不同型号的芯片,可以也不一样;原语类似最底层的描述方法
bangbang170
·
2020-08-22 10:21
xilinx
fpga
FPGA工作速度随温度和电压的变化探讨
后来到深圳实习，有机会接触到
Xilinx
的FAE，就问了他。他说的完全颠覆了我的认知。对于电压：在工作范围内，电压越低跑得越快。解释是电压越高，而斜率是固定的，上升时间会越长。
kuangxin_0
·
2020-08-22 10:02
FPGA
FPGA时序约束
主要涉及到
xilinx
vivadoxdc约束语法，给出对应的ISEucf语法。另外quatus的语法和xdc几乎兼容，原理都一样。时序约束中最基本的是时钟，时钟有抖动(j
kuangxin_0
·
2020-08-22 10:31
FPGA
Xilinx
原语使用方法
目录简介1、时钟组件IBUFGIBUFGDSBUFG简介原语(Primitive)，是
Xilinx
针对其器件特征开发的一系列常用模块的名字，用户可以将其看成
Xilinx
公司为用户提供的库函数，是芯片中的基本元件
swang_shan
·
2020-08-22 10:52
个人笔记
xilinx
文件格式
转自"KevinOMG"的博客XCO:Thisfilecontainscoreoptionsandparameters.EDN/NGC:ThisistheimplementationnetlistfortheIPcoreswhichoutputnetlists.ItispassedontotheTranslate(NGDBuild)process.SYM:Thisschematicsymbolis
stupid_h
·
2020-08-22 10:14
FPGA
xilinx
select io IDDR 说明
简介此文介绍了在I/Odrivers之后的logic。7系FPGA包含了一些I/Ologicresources。这些resources包括了：•Combinatorialinput/output•3-stateoutputcontrol•Registeredinput/output•Registered3-stateoutputcontrol•Double-Data-Rate(DDR)input/
zzyaoguai
·
2020-08-22 10:34
FPGA编程
WinDriver高级编程 (WinDriver 6.0 用户手册译文)
这些芯片是：PLX/Altera/Marvell/PLDA/AMCC/QuickLogic/Cypress/STMicroelectronics/TexasInstrumentsand
Xilinx
。
robustdll
·
2020-08-22 10:19
7系列高速收发器简介 GTP IP核
参考文献作者博客1、没落骑士7系列高速收发器总结GTPIP核配置篇7系列高速收发器总结GTPIP核使用篇2、XTWLTPCL
Xilinx
7系列FPGA高速收发器GTX/GTH的一些基本概念
Xilinx
7
工作使我快乐
·
2020-08-22 10:46
FPGA基础进阶
verilog仿真产生差分时钟
在做pcie仿真的时候，看到
xilinx
官方的的这种产生差分时钟的方法觉得很好，在此做个笔记，同时分享给大家。
Mr.zhang_FPGA
·
2020-08-22 10:40
FPGA
仿真
关于
xilinx
客户自己生成 IP 加密
Xilinx
有直接的视频教程https://www.
xilinx
.com/video/hardware/using-ip-encryption-vivado-design-suite.html在UG1118
碰碰跳跳
·
2020-08-22 10:30
xilinx
EDA
器件
把
Xilinx
的IPCORE解密成源代码的方法
把
Xilinx
的IPCORE解密成源代码的方法1.加密的文件格式以can_v1_5/can_tl_bsp.vhd为例子a)前8个字节XlxV38EB是加密的版本号，没研究过其他加密版本，不知道有什么不同后面的
碰碰跳跳
·
2020-08-22 10:30
xilinx
EDA
器件
xilinx
安装驱动失败或者驱动不适用于该平台解决方案
在
xilinx
驱动安装的过程中，可能会碰到驱动安装失败，或者安装错误，出现驱动不适用于该平台的问题。
Phenixyf
·
2020-08-22 10:30
XILINX
ISE
如何利用Device DNA实现FPGA设计加密
Xilinx
所有的FPGA器件都有DeviceDNA，这是一个57bit的二进制序列，在器件生产的时候烧死到芯片里面，每个芯片都是唯一的。
傻子与白痴
·
2020-08-22 10:56
FPGA
（4）ISE14.7 ChipScope使用流程（FPGA不积跬步101）
ChipScope是
Xilinx
提供的一个校验FPGA设计的工具，它的本质是片上逻辑分析仪。主要功能是通过JTAG口，在线实时读取FPGA的内部信号。2ChipScope工作原理？
宁静致远dream
·
2020-08-22 10:14
FPGA小试牛刀
zynq7000程序加密(一)
参考资料：应用笔记6391：不是加密专家也可实现安全认证；来自对称加密和非对称加密的详细说明；来自
Xilinx
Zynq-7000如何保护客户的知识产权；来自ZYNQU-BOOT鉴权和解密方法（authentication
luo_xian_neng
·
2020-08-22 10:36
Xilinx
Zynq7000开发
xilinx
--IOB（1）
从下面的FPGA结构看，基本可以分成5大块，CLB/IOB/DCM/DSP/Block_RAMhttps://china.
xilinx
.com/support/documentation/white_papers
桌上的墨水
·
2020-08-22 10:31
关于
Xilinx
-FPGA的DNA的使用场景和读取方法
Xilinx
每一个FPGA都有一个独特的ID，也就是DeviceDNA，这个ID相当于我们的身份证，在FPGA芯片生产的时候就已经写死在芯片的eFuse寄存器中，具有不可修改的属性，因为使用的是熔断技术
Evening_FPGA
·
2020-08-22 10:16
FPGA
xilinx
生成mcs，下载flash问题解决方法
大多数fpga初学者，在下载flash的时候，往往不加bitstream约束，无法下载flash，可能有的不需要加，就可以下载，这里给大家简单介绍一下SPI和BPIflash的约束，以下作为设计参考，不同的板子不同的约束。1.SPIflash约束这里spiflash约束是针对博兰锐思主板M7的N25Q128A13BSF40ESPIflash进行的约束set_propertyCFGBVSVCCO[c
kobesdu
·
2020-08-22 10:14
zynq
7-1 Verilog 计时器
使用工具：
Xilinx
ISE14.7使用Verilog实现秒表计时器在设计秒表计时器中涉及到了计时器使能信号（start，stop和inc（手动增加数位））以及计时器数据增大进位的设计计时器的使能信号使用了状态机来控制方便从开始状态到暂停状态以及从暂停到继续状态的转换计时器数据的操作使用了
hyhop150
·
2020-08-22 10:50
Verilog成长记
ISE 设计、综合及仿真流程
终于指导完全国电设回家了，在家两星期时间里，除了把美食都重新过一遍外，计划做两件事，其中一件事就是学会
Xilinx
ISE软件。
hunterlew
·
2020-08-22 10:48
FPGA学习
Xilinx
SDK无法使用math.h的解决办法
在使用
Xilinx
SDK时，发现无法使用math.h中的一些函数，比如pow()，sqrt()等；原因在于使用math.h中声明的库函数还有一点特殊之处，就是gcc命令行必须加-lm选项，因为数学函数位于
鹤影随行
·
2020-08-22 10:44
ZYNQ
math.h
xilinx
sdk
在
XILINX
中差分输入信号到单端信号的转换
在
XILINX
中差分输入信号到单端信号的转换一理论基础：1理论：差分传输是一种信号传输技术，区别于传统的一根信号线一根地线的做法，差分传输如图所示，在这两根线上都传输信号，这两个信号的振幅相等，相位相反
houyichaochao
·
2020-08-22 10:44
模拟电路
数字电路
C语言
STM32
单片机
FPGA 原语 怎么找
altera的在quartus界面的help--help_topics--primitives里
xilinx
的在vivado界面的tools--language_templates--verilog--
gaoxcv
·
2020-08-22 09:25
fpga原理
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他