E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx；
i2c对24c32进行读写
主要配置了DDR、i2c）配置完成后进行综合、生成顶层文件，生成的顶层文件如下图所示[csharp]viewplaincopy[html]viewplaincopy//Copyright1986-2017
Xilinx
feifansong
·
2020-09-13 05:53
FPGA
打开别人的vivado项目文件出错：Error when launching...Launcher time out.
问题描述：今天从老师那里考了一个vivado项目过来，我随便放在一个目录下，然后打开他的项目文件.xpr图1报如下错误：Errorwhenlaunching'D:\
Xilinx
\Setup\Vivado
LANHUAMANJIANGHONG
·
2020-09-13 04:45
学习研究
FPGA开发
Vivado Tcl使用 —— 自定义命令设计
而
Xilinx
的新一代Vivado开发套件集成了很多的Tcl脚本命令，或者说Vivado就是一个Tcl脚本的合集。掌握Tcl在vivado中的相关技巧，可以在工作中节约很多重复劳动，提升效率。
DaMi_Blog
·
2020-09-13 04:26
ZYNQ
tcl
fpga
脚本语言
在设备中无缝集成1588感知的以太网交换
片上系统工程SL（SoC-e）是用于
Xilinx
FPGA的以太网交换和IEEE1588IP内核的领先提供商。自2010年以来，SoC-e已获得电气，工业和航空航天领域最大的跨国公司的许可。
工业通讯__HongKe
·
2020-09-13 04:29
TSN
IEEE
1588
精确时间同步
IEEE
1588
PTP
PLL
锁相环
电荷泵
时间敏感网络
ISE12.4使用modelsim10.0版本进行仿真
首先下载ISE12.x版本的库编译补丁compxlib_modelsim_10.zip1.使用命令行1》windowscmd命令下进入$env(
XILINX
)\bin\nt（$env(
XILINX
)表示
weixin_30583563
·
2020-09-12 17:46
[笔记]modelsim前仿后仿各种问题
我在ISE中启动modelsim时出现了下面的错误Loadingwork.tb_ic1_func#**Error:(vsim-19)Failedtoaccesslibrary'
xilinx
corelib_ver'at"
xilinx
corel
weixin_30271335
·
2020-09-12 17:07
ISE 使用时遇到的问题
1、第一次在
xilinx
和modelsim联合仿真的时候出现这种错误Error:(vopt-19)Failedtoaccesslibrary'
xilinx
corelib_ver'at"
xilinx
corelib_ver
weiweiliulu
·
2020-09-12 17:03
xilinx
xilinx
ISE 软件仿真时出现 Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"解决办法
通常情况下一台电脑上即装有ISE，又装有quartusii且二者的仿真库都在modelsim里编译好，在用modelsim仿真过quartusii工程之后再用modelsim仿真ISE工程就会出现如题所示错误：Error:(vlog-19)Failedtoaccesslibrary'rtl_work'at"rtl_work"，此时在modelsim界面的library栏处找到work(unavai
秋风雨打铁
·
2020-09-12 17:54
硬件开发
Zynq-7000系列平台linux下操作MIO/EMIO GPIO方法
开发板：Zynq7030数据采集板开发环境：
Xilinx
Vivado+SDK-18.3交叉编译工具：arm-linux-gnueabihf-目的：通过Linux下GPIO驱动控制开发板上的LED灯linux
Linux_Coder1130
·
2020-09-11 19:12
zynq
zynq-7000
GPIO
Zynq TTC蜂鸣器驱动开发
目的：在Zynq7030平台开发ttcpwm驱动程序，以驱动蜂鸣器鸣叫硬件平台：Zynq7030软件平台：
xilinx
linux2018.2版本（源码linux-xlnx-
xilinx
-v2018.2）
Linux_Coder1130
·
2020-09-11 19:12
Linux驱动
zynq
嵌入式
zynq
linux驱动
TTC蜂鸣器
基于模型的无线通信原型验证系统
解决方案基于模型的无线通信原型验证系统采用MathWorks公司的MATLAB/Simulink、
Xilinx
公司的SystemGenerator软件、以及Nutaq公司的MBDK，其中MBDK提供了完全集成在
chuopenghou2269
·
2020-09-11 14:41
ubuntu petalinux 2018 安装操作说明
安装依赖库和依赖工具2安装Petalinux修改petalinux目录的所有者为普通用户注意，这一步最容易出错，Petalinux的安装目录的所有者必须是普通用户，否则将无法安装过程中将会遇到各种问题从
Xilinx
one_u_h
·
2020-09-11 03:57
嵌入式系统软硬件
xilinx
7系列 FPGA加载配置
FPGA加载配置的接口两种方式：串行接口，如常见的SPIflash进行加载配置。8位，16,32位，的并行接口，如flash器件进行加载配置。由于fpga的配置数据运行在cmos配置锁存器上，每次断电后即消失，因此每次上电都需要通过特殊的配置引脚对其做一次比特流重新加载。不同配置器件可以分为以下方式：主串配置模式从串配置模式主并配置模式从并配置模式JTAG/边界扫描配置模式主串外设接口（SPIfl
one_u_h
·
2020-09-11 03:57
xilinx
vivado工具或ip使用
FPGA的速度等级
不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是
Xilinx
FPGA的排序方法。
zstars09
·
2020-09-10 22:44
嵌入式
Xilinx
FPGA 配置之BOOTSTS寄存器
BOOTSTS(bootstatus)引导历史状态寄存器以下是UG570对该寄存器的描述Boothistorystatusregister,ItcanonlyberesetbyPOR(Power-OnReset),assertingPROGRAM_B,orissuingaJPROGRAMinstruction.AtEOSoranerrorcondition,status(_0)isshiftedt
Angry Noob
·
2020-09-10 21:43
Xilinx
FPGA
speed grade的选择
如EP4CE15F17C8就选择8.关于速度等级详细介绍：http://www.61ic.com/FPGA/
Xilinx
/201109/37277.html
xz30mzq
·
2020-09-10 21:09
Ubuntu 12.04下搭建
Xilinx
交叉编译环境
Ubuntu12.04下搭建
Xilinx
交叉编译环境，本人的Linux是Ubuntu12.04LTS。1.更新源为方便使用，可以首先更新Linux系统的源。更新源的方法有很多，在此不细说。
xhoufei2010
·
2020-09-10 21:27
xilinx
fpga 温度等级
xilinx
fpga温度等级E扩展级(商业级）0~100°I工业级-40~100℃Q汽车级-40~125℃XA(XA打头）M军工级-55~125℃(DEFENSEGRADE)
weixin_40039675
·
2020-09-10 20:46
FPGA
【转帖】Altera官方资料整理
本贴转载至：http://blog.cec.pandabuying.com/
xilinx
ue/161808.aspx，在此对原作者辛勤劳作表示最诚挚的谢意！
weixin_34405925
·
2020-09-10 20:21
FPGA speed grade
Altera的-6、-7、-8速度等级逆向排序，
Xilinx
速度等级正向排序。
weixin_34306676
·
2020-09-10 19:53
整理：FPGA选型
现在FPGA主要有4个生产厂家，ALTERA，
XILINX
，LATTICE和ACTEL。
weixin_34087503
·
2020-09-10 19:12
基于FPGA的任意分频器设计
尽管目前在大部分设计中还广泛使用集成锁相环（如Altera的PLL，
Xilinx
的DLL）来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行
weixin_34082695
·
2020-09-10 19:11
加速人工智能落地 阿里云发布全新FPGA计算实例F2
9月12日，阿里云宣布将推出新一代FPGA计算实例F2，该产品基于
Xilinx
(赛灵思)硬件可编程芯片打造，可在云上实现FPGA加速业务的快速研发、安全分发、一键部署和弹性伸缩，为人工智能产业提供加速服务
weixin_33725126
·
2020-09-10 19:10
Xinlinx 7系列FPGA概览
1.
Xilinx
weixin_30797027
·
2020-09-10 19:00
FPGA学习常用网站推荐
www.alldatasheetcn.com/http://www.21icsearch.com/https://easydatasheet.cn/2、FPGA官网http://www.altera.com.cn/http://www.
xilinx
weixin_30389003
·
2020-09-10 18:56
php
fpga开发
FPGA的速率等级和温度等级
FPGA工程师在选型时都会选择速率等级和温度等级两个参数，速率等级Altera有-6-7-8的差异而
xilinx
FPGA则是-1-2和-3。
恋天的风
·
2020-09-10 18:21
FPGA
Ubuntu16.04构建
Xilinx
交叉编译环境
Ubuntu16.04构建
Xilinx
交叉编译环境
Xilinx
在gcc的基础上开发了自己的一套交叉编译工具链，使用如下步骤进行安装。
美麗突然發生
·
2020-09-10 17:22
C/C++
Xilinx
FPGA bit 文件加密
今天给大侠带来在
Xilinx
FPGAbit文件加密，话不多说，上货。当你的项目终于做完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。
FPGA技术江湖
·
2020-09-10 16:23
FPGA项目开发经验分享
fpga
AES算法
bit加密
Vivado 2017.2 安装教程（含多版本各类安装包）
今天给大侠带来FPGA
Xilinx
Vivado2017.2安装教程，话不多说，上货。各类软件安装包获取方式Vivado2017.2版本安装包获取，可在公众号内部回复“Vivado2017.2安装包”。
FPGA技术江湖
·
2020-09-10 16:52
FPGA学习系列
举例分析 Intel FPGA 和
Xilinx
FPGA 的区别
今天和大侠简单聊一聊Intelaltera和
Xilinx
的FPGA区别，话不多说，上货。
FPGA技术江湖
·
2020-09-10 16:52
FPGA学习系列
FPGA
举例分析
Intel
和
Xilinx
IP CORE 之 ROM 设计- ISE 操作工具
后续会陆续更新
Xilinx
的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-09-10 16:19
FPGA零基础学习系列
初学者必备
fpga
ISE操作工具
ROM
IP CORE 之 PLL- ISE 操作工具
后续会陆续更新
Xilinx
的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-09-10 16:19
FPGA零基础学习系列
初学者必备
IP CORE 之 RAM 设计- ISE 操作工具
后续会陆续更新
Xilinx
的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-09-10 16:48
FPGA零基础学习系列
初学者必备
IP CORE 之 FIFO 设计- ISE 操作工具
后续会陆续更新
Xilinx
的Vivado、ISE及相关操作软件的开发的相关内容，学习FPGA
FPGA技术江湖
·
2020-09-10 16:48
FPGA零基础学习系列
初学者必备
xilinx
fpga 启动速度加快
加快
xilinx
fpga的启动速度的方式，只需要软件设置就可以了在vivado下软件设置如下1:单击如下图红框位置opensynthesizeddesign2：在tools菜单下单击editdeviceproperties
羽霍飞
·
2020-09-10 16:50
Xilinx
的FPGA手册中关于如何Booting RFSoCsZynq
启动过程首先根据根基modepins来选择启动方式，SPI还是JTAG等等然后执行片上ROM中的代码并且从SPI或JTAG等这些bootdevice中拷贝FirstStageBootLoader（FSBL）到片上内存中最后，处理器星星FSBL，FSBL可以初始化PS的启动或者导入PL配置。FSBL可以导入用户应用或者可选的secondstagebootloader原文：UltraScale+RFS
AllenGates
·
2020-09-10 15:07
学习总结
入门者必备——fpga芯片速度等级认识
不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是
Xilinx
FPGA的排
hust_xiaowei
·
2020-09-10 15:22
硬件相关
FPGA 主流芯片选型指导和命名规则（一）
题目可能有点大，主要介绍
Xilinx
和Altera公司的主流芯片的选型（包括中低高端产品的介绍）和两大厂家的命名规则，主要看封装和逻辑数量。
碎碎思
·
2020-09-10 15:39
FPGA
FPGA
Xilinx
：词汇表
Xilinx
.com和
Xilinx
技术文档中的常用术语定义请浏览以下术语表，或选择下列术语之一：3ABCDEFGHIJKLMNOPQRSTUVWXYZ33G第三代3GPP第三代合作伙伴项目三态缓冲器一种缓冲器
NTMR
·
2020-09-10 14:09
FPGA
ZYNQ PS端双MAC，MDIO共用
此为转帖，原文：https://forums.
xilinx
.com/t5/Embedded-Linux/Dual-Marvell-88e1512-PHY-Ethernet-problem-
Xilinx
-LInux
kunkliu
·
2020-09-10 14:33
zynq
基于FPGA Manager的Zynq PL程序写入方案
相关内容主要译自
xilinx
-wiki，其中官网给出了两种方法，分别为DeviceTreeOverlay和Sysfsinterface。
kunkliu
·
2020-09-10 14:33
zynq
xilinx
IP核技术资料
http://china.
xilinx
.com/support/index.html/content/
xilinx
/zh/supportNav/ip_documentation.html
hemmingway
·
2020-09-10 13:26
Xilinx/FPGA
阿里云新产品上线，对加速人工智能落地，真的如此强大吗？
近日，阿里云宣布将推出新一代FPGA计算实例F2，该产品基于
Xilinx
（赛灵思）硬件可编程芯片打造，可在云上实现FPGA加速业务的快速研发、安全分发、一键部署和弹性伸缩，为人工智能产业提供加速服务，在特定场景下的处理效率比
hanningxue
·
2020-09-10 13:36
Xilinx
7系列FPGA收发器架构之共享功能（四）
引言：GTX/GTH收发器在FPGA上电和配置后必须进行初始化，GTX/GTH收发器的发送器（TX）和接收器（RX）可以独立和并行初始化。本文内容相对枯燥，操作细节较多，但对于深入理解收发器具有重要意义。通过本文可以了解一下内容：FPGAGTX/GTH收发器初始化和复位流程FPGAGTX/GTH收发器TX全局初始化和复位及TX组件复位操作FPGAGTX/GTH收发器RX全局初始化和复位及RX组件复
通信电子@FPGA高级工程师
·
2020-09-10 13:36
#
收发器
Xiinx 7系列FPGA收发器架构之收发器和工具概述（一）
本系列文章针对
Xilinx
7系列FPGAGTX/GTH收发器的架构进行介绍，参考文档主要为官方UG476。作为系列开篇，本博文主要对GTX/GTH收发器进行总体概述。
通信电子@FPGA高级工程师
·
2020-09-10 13:36
#
收发器
Speed Grade——芯片的“速度等级”初探（转）
不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是
Xilinx
FPGA的排序方法。
gioc
·
2020-09-10 13:22
（转）FPGA的速度等级（speed grade）
2008-06-0617:04
XILINX
公司FPGASpartan3E系列XC3S500E速度等级为4.但一直不知道是什么意思.通过学习知道,(1)CPLD与FPGA的速度等级定义的区别(2)不同的公司
gioc
·
2020-09-10 13:21
安装交叉编译器
要开发xillinux系统，我们需要用到两个编译器，一个是
xilinx
-2011.09-50-arm-
xilinx
-linux-gnueabi.bin，另一个是arm-linux-gnueabihf.tar.xz
可惜不是双鱼座
·
2020-09-10 13:59
zedboard
Xilinx
还是altera
altera网上资源多，但是工作中更多的是
xilinx
，而且开发板
xilinx
的贵很多，最终还是先从altera开始。
danceflies
·
2020-09-10 13:20
关于FPGA中Speed Grade的说明
简单的说FPGA的speedgrade是一个相对标准，在现代版的（
XILINX
）FPGA中，SpeedGrade的值越大其速率越高，具体说详解下文（回答问题的2人均为
Xilinx
的员工）：ASK：Cananyonepleaseexpl
code_robot
·
2020-09-10 13:02
FPGA
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他