卷积神经网络FPGA 第14页

多元预测|SMA-CNN-BiGRU-Attention黏菌优化深度学习-融合注意力机制预测matlab代码

机器学习之芯·2024-01-30 22:33

ISSA-CNN-BiGRU-Attention多输入多输出 | Matlab实现基于改进麻雀算法优化卷积-长短期记忆神经网络结合SE注意力机制的多输入多输出回归预测

前程算法matlab屋·2024-01-30 22:01

多输入多输出 |ISSA-CNN-BiGRU-Attention基于改进麻雀算法优化卷积-长短期记忆神经网络结合SE注意力机制的多输入多输出回归预测 Matlab实现

机器学习之芯·2024-01-30 22:00

关于CNN

1.理解卷积神经网络中的通道channel2.手把手教你用TensorFlow实现卷积神经网络3.tensorflow笔记：多层CNN代码分析

御风之星·2024-01-30 22:42

给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)

作者：公众号FPGA之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动，支持MR30和SH1.0两种接口，四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL

FPGA之旅·2024-01-30 21:06

旋转编码器SIQ-02FVS3驱动(AuroraFOC)

开发环境STM32CubeMXHAL库Clion作者:FPGA之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下，它有左旋转、右旋转和按下这三种状态。

FPGA之旅·2024-01-30 21:06

CNN之Lenet5

LeNet诞生于1994年，是最早的卷积神经网络之一，并且推动了深度学习领域的发展。

苹果味的橘子·2024-01-30 21:16

嵌牛6

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88775286【嵌牛导读】本文是TCP发送

李泽浩·2024-01-30 20:39

大创项目推荐题目：基于深度学习卷积神经网络的花卉识别 - 深度学习机器视觉

文章目录0前言1项目背景2花卉识别的基本原理3算法实现3.1预处理3.2特征提取和选择3.3分类器设计和决策3.4卷积神经网络基本原理4算法实现4.1花卉图像数据4.2模块组成5项目执行结果6最后0前言优质竞赛项目系列

laafeer·2024-01-30 20:18

【INTEL（ALTERA）】为什么 niosv-download 实用程序无法下载 NiosV 处理器应用程序 ELF 文件

说明当您执行以下任务时，英特尔®Quartus®PrimeProEdition软件版本21.3和21.4中会显示以下错误消息：使用niosv-download实用程序将Nios®V处理器应用程序ELF文件下载到英特尔®FPGAs

神仙约架·2024-01-30 15:44

【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4中存在问题，您可能会看到JESD204C英特尔®FPGAIP绑定硬件设计有时会在启动时无法链接。

神仙约架·2024-01-30 15:44

[视频处理]关于视频处理的多画面样式

后续补充文章【图像处理】使用FPGA实现视频多画面的方案多画面样式

神仙约架·2024-01-30 15:43

【INTEL（ALTERA）】为什么 F-tile Serial Lite IV FPGA IP 设计示例会失败

说明由于IntelAgilex®7FPGAI系列收发器-SoC开发套件的时钟控制器GUI存在问题，当您需要配置芯片Si5332的OUT1时钟频率时，您可能会发现F-tileSerialLiteIV英特尔

神仙约架·2024-01-30 15:07

现代数字信号处理介绍

实现验证方式有DSP，FPGA，以及PC端matlab仿真，python仿真方法加我微信hezkz17，可申请加入数字音频系统研究开发交流答疑群。

周南音频科技教育学院(AI湖湘学派)·2024-01-30 12:22

03 Verilog HDL 语法

VerilogHDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值，

lf282481431·2024-01-30 12:41

2024 IC FPGA 岗位校招面试记录

本人的话，研究生期间所做的项目都是跟FPGA相关，并未参与ASIC芯片设计相关的项目。HR面试不记录在内，只记录跟技术面沾边的一些问题。联发科技实习一面岗位：I

在路上-正出发·2024-01-30 11:04

大创项目推荐题目：基于机器视觉opencv的手势检测手势识别算法 - 深度学习卷积神经网络 opencv python

文章目录1简介2传统机器视觉的手势检测2.1轮廓检测法2.2算法结果2.3整体代码实现2.3.1算法流程3深度学习方法做手势识别3.1经典的卷积神经网络3.2YOLO系列3.3SSD3.4实现步骤3.4.1

laafeer·2024-01-30 09:48

STM32与FPGA实现以太网功能--ping

②FPGA与88E6320的另一个RMII接口连接，使用UDP实现业务数据传输。③stm32与FPGA中MAC地址不同，但是IP使用相同结果：1、在局域网点对点通信正常。

weixin_41719055·2024-01-30 09:37

1.24CNN（基本框架），RNN（简单RNN,LSTM,GRU简要)两个参考论文

目录CNNRNN3种RNN模型简单RNNLSTM（长短期记忆模型）GRU参考论文CNNCNN是卷积神经网络提取图片特征、在输出阶段可以使用sigmoid函数返回01值RNN3种RNN模型简单RNNH就是每层神经元所产生的一个输出信号

CQU_JIAKE·2024-01-30 09:43

新手如何学习学嵌入式开发？

这个问题相信是困扰所有嵌入式初学者的难题，下面的内容是嵌入式学习必学的：C语言;C++;操作系统;计算机组成原理;linux编程;51单片机;arm;硬件编程语言(FPGA);模拟电路&数字电路。

华清远见成都中心·2024-01-30 08:56

嵌入式开发需要学mysql吗_学习嵌入式开发需要学习哪些课程？如何学习？

所学习的内容会有所区别，但是无论是哪个方向，学习嵌入式开发的必学课程有：一：嵌入式开发的必学课程1、C语言2、C++3、操作系统4、计算机组成原理5、linux编程6、51单片机7、arm8、硬件编程语言(FPGA

jimwalk2014·2024-01-30 08:55

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）首先我们知道FPGA可以实现充当完整微处理器的逻辑，并且提供许多灵活性选项。下图体现出FPGA器件为何是现场可编辑门阵列器件。

硬件嘟嘟嘟·2024-01-30 08:53

应届生把FPGA学到什么程度可以找工作？

在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？

宸极FPGA_IC·2024-01-30 08:13

对嵌入式FPGA的详解

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。换句话说，eFPG

C123001·2024-01-30 08:42

学fpga和还是嵌入式?

2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克

宸极FPGA_IC·2024-01-30 08:40

filenet市值将在2023年超过比特币，区块链有ipfs会更好

从2008年比特币诞生之初开始，数字货币的“挖矿”经历了五个时代：CPU挖矿，GPU挖矿，FPGA挖矿，ASIC挖矿，大规模集群挖矿。

区小楼·2024-01-30 07:35

基于FPGA实现Aurora高速串行接口

0本文目录1）Aurora简介2）FPGA简介3）系统设计4）逻辑设计5）模块设计6）AuroraIP核简介7）AuroraIP核定制8）Aurora协议特点9）结束语1Aurora简介1）采用并行方式传输高速的数据流有很多设计难点

宁静致远dream·2024-01-30 07:49

深度学习之卷积神经网络进阶版

上一讲我们介绍了卷积神经网络和多层感知机，也就是全链接网络。他们在网络架构上是串行的结构，也就是在每一层与每一层之间，前面一层的输出，是后面一层的输入。

丘小羽·2024-01-30 07:45

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中，本次实验采用的是Custom（自定义模式）。LineRate（行速率）选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s，本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250

小五头·2024-01-30 07:14

深度学习技巧应用34-在多台服务器资源下数据并行分布式训练神经网络模型的应用技巧

今天给大家介绍一下深度学习技巧应用34-在多台服务器资源下数据并行分布式训练神经网络模型的应用技巧,本文将帮助大家理解多台服务器资源的数据并行分布式训练神经网络模型的过程，数据并行训练是一种在多个处理器上并行训练卷积神经网络模型的方法

微学AI·2024-01-29 22:11

m基于CNN卷积神经网络的IBDFE单载波频域均衡算法

1.算法描述单载波频域均衡(SC-FDE)是解决符号间干扰(ISI)问题的一项重要技术。相比于单载波时域均衡(SC-TDE)技术和正交频分复用(OFDM)技术,SC-FDE技术具有复杂度低、峰均功率比小的优点。但是,SC-FDE技术中,均衡算法的性能与复杂度存在制约关系,传统均衡算法无法在二者之间取得较好的折衷。在单载波频域均衡系统中，线性均衡算法虽然简单易行，但是其抑制噪声干扰和符号间干扰的能力

AI小白龙*·2024-01-29 21:05

【深度学习：目标检测】深度学习中目标检测模型、用例和示例

一阶段与两阶段深度学习目标检测器物体检测用例和应用物体检测发展里程碑流行的物体检测算法YOLO：你只看一次SSD:Single-shotDetectorR-CNN：基于区域的卷积神经网络下一步是什么

jcfszxc·2024-01-29 20:30

机器学习周报第23周

目录摘要Abstract一、卷积神经网络1.1padding1.2卷积步长1.3单层卷积网络1.4池化层二、文献阅读：BERTmodelsforBrazilianPortuguese:pretraining

Ramos_zl·2024-01-29 16:21

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA

YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。

Pilgrim2017·2024-01-29 15:16

《Confusion Graph: Detecting Confusion Communities in Large Scale Image Classification》阅读笔记

初读摘要问题描述：对于基于深度卷积神经网络（CNN）的图像分

AncilunKiang·2024-01-29 15:49

《Visual Tree Convolutional Neural Network in Image Classification》阅读笔记

论文标题《VisualTreeConvolutionalNeuralNetworkinImageClassification》图像分类中的视觉树卷积神经网络作者YuntaoLiu、YongDou、RuochunJin

AncilunKiang·2024-01-29 15:45

Deeplab系列语义分割模型

目录一、网络模型1.deeplabv12.deeplabv23.deeplabv34.deeplabv3+二、空洞卷积三、代码实现总结一、网络模型1.deeplabv1深度卷积神经网络（DCNN）和条件随机场

CPones·2024-01-29 14:57

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。

岁岁人如旧·2024-01-29 13:10

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。

wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂

FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1

wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM

shenlansee·2024-01-29 13:37

【YOLOv8改进-论文笔记】RFAConv：感受野注意力卷积，创新空间注意力

介绍摘要空间注意力已被广泛用于提升卷积神经网络的性能。然而，它存在一定的局限性。在本文中，我们提出了一个关于空间注意力有效性的新视角，即空间注意力机制本质上是解决卷积核参数共享的问题。

程序员半夏·2024-01-29 13:06

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO

一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，

初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。

FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2

小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时

m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。

FPGA代码库·2024-01-29 13:03

推荐频道

卷积神经网络FPGA