AXI 第2页

IC设计的前端和后端是如何区分的?

**2、IC后端：**将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据二、工作内容不同**1、IC前端：**熟悉处理器/DMA/AXI/AHB总线。

移知·2024-01-11 15:30

EBAZ4205矿渣板zynq无法加载固件

2.故障排查在VIVADO中创建工程，添加了AXI_GPIO，导出到SDK中，在SDK中创建一个FSBL，下载BIT流后，使用FSBL进行单步调试。

bifudoph·2024-01-11 10:11

FPGA中AXI协议的理解及接口信号的中文描述

AXI协议AXI简介AXI4所采用的是一种READY，VALID握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。

Njustxiaobai·2024-01-11 08:12

基于 ZYNQ 的双目视觉图像采集系统设计（四）

1、axi_hp0_wr.v模块代码解析该模块实现AXIHP总线写入数据到DDR3的操作。该模块的接口如下。

QYH2023·2024-01-09 09:21

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。

wjh776a68·2024-01-08 07:34

Vivado新建与添加外设IP核

（本文末位跟新了2019版本的Vivado添加已经创建IP核的方法）创建好工程后，点击tools中的创建IP核，选择创建AXI4。

春风沂水丶·2024-01-07 23:33

自研Xilinx高性能PCIe多通道DMA控制器

PCIExpressIntegratedBlock，Multi-ChannelPCIeQDMASubsystem实现了使用DMA地址队列的独立多通道、高性能Continous或ScatherGatherDMA，提供FIFO/AXI4

FPGA IP·2024-01-07 00:12

PCIe 3.0软核控制器，具备AXI接口和DMA功能

PCIe-AXI-ControllerPCIe-AXI-Controller兼容PCIExpressBaseSpecificationRevision3.1，实现PCIePHYLayer，DataLinkLayer

FPGA IP·2024-01-07 00:42

PCIe-AXI-Controller

PCIe-AXI-ControllerPCIe-AXI-Controller兼容PCIExpressBaseSpecificationRevision3.1，实现PCIePHYLayer，DataLinkLayer

FPGA IP·2024-01-07 00:41

高性能NVMe Host Controller IP

NVMeHostControllerIP介绍NVMeHostControllerIP可以连接高速存储PCIeSSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4

FPGA IP·2024-01-07 00:38

大一，如何成为一名fpga工程师?

宸极FPGA_IC·2024-01-06 11:18

FQML boot.bin固化记录

以上一篇文章FQML_AXI_GPIO工程构建调试记录中的工程为基础，做更改。

try_HH·2024-01-05 13:38

FMQL BOOT.bin固化文件生成及固化流程记录

以上一篇文章FQML_AXI_GPIO工程构建调试记录中的工程为基础，做更改。

try_HH·2024-01-05 13:03

【AMD Xilinx】ZUBoard（3）：通过AXI GPIO接收PL端的按键输入

【AMDXilinx】ZUBoard（3）：通过AXIGPIO接收PL端的按键输入一、本项目实现的功能二、Vivado工程1.添加AXIGPIO2.配置AXIGPIO3.根据原理图查找对应管脚4.I/OPlanning5.XDC三、ARM代码1.地址空间2.函数说明3.实际的C代码实现4.运行结果一、本项目实现的功能继续上一篇的工程，这次增加一个PL端的按键输入，实现按键与LED的联动二、Viva

王师傅MasterWang·2024-01-05 09:38

vitis2023.1创建zynq7000 ps工程问题记录

M_AXI_GP0：axilite主接口。M_AXI_GP0_A

优美的赫蒂·2024-01-05 08:38

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4

9527华安·2024-01-05 06:13

git 管理vivado工程， tcl 恢复vivado工程

黄埔数据分析·2024-01-04 20:37

AXI DataMover

何为DataMoverDataMover很有趣的名字，他是谁，数据搬运工？那可得跟我们代码搬运工好生亲近下。-_-DataMover是DMA的一种形式。DirectMemoryAccess对我们来说是一个更熟悉的名字。在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：CP

yundanfengqing_nuc·2024-01-04 19:16

axi_datamover_0

何为DataMoverDataMover是DMA的一种形式。DirectMemoryAccess对我们来说是一个更熟悉的名字。在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：DataMover的接口那么DataMover是如何进行他的工作呢，我们可以从他的端口来了解。这

stone_zzuli·2024-01-04 19:46

AXI DataMover ip 核（一）

何为DataMoverDataMover很有趣的名字，他是谁，数据搬运工？那可得跟我们代码搬运工好生亲近下。-_-DataMover是DMA的一种形式。DirectMemoryAccess对我们来说是一个更熟悉的名字。在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：CP

weiweiliulu·2024-01-04 19:46

xilinx_axidma 驱动移植与使用

参考资源开源项目xilinx_axidmaPetalinux2020.2开发ZYNQ的AXIDMA-知乎(zhihu.com)Linux环境下在用户空间使用AXI-DMA进行传输开发环境vivado2020.1

bitQ·2024-01-04 19:15

从 IP 开始，学习数字逻辑：DataMover 进阶篇

所以还是你我们前文中讨论过，一般意义上的DMA由CPU控制，在Xilinx嵌入式系统中，CPU通过AXI-Lite总线控制DMA的初始化，发送以及接收数据。

neufeifatonju·2024-01-04 19:14

AXI_DATAMOVER的控制接口

`timescale1ns/1nsmoduletest_dm;regclk=0,rst=0,bus_wr=0;reg[1:0]bus_addr=0;reg[31:0]bus_din=0;wire[31:0]bus_dout;wire[71:0]m_cmd;wirem_valid;regm_ready=0;reg[7:0]s_sts;regs_valid=0;wires_ready;regerror

mcupro·2024-01-04 19:44

【Xilinx DMA SG】Xilinx DMA SG 模式

DMA简介：AXI直接存储器访问(AXIDMA)IP提供高带宽直接存储器AXI4存储器映射和AXI4-StreamIP接口之间的访问。

Linest-5·2024-01-04 19:43

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2

Hello-FPGA·2024-01-04 19:13

正点原子FPGA学习笔记1——搭建一个时钟IP核，基于达芬奇开发板 A7

目录实验要求:1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO2.AXI4-Lite协议、DRP接口——动态调整输出时钟频率的作用3.查看时钟输出实验要求:正点原子，利用时钟IP核，

Sean--Lu·2024-01-01 23:52

AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源

**AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源**注：本例程是在xc7z010clg400_1实现，若导入至复旦微电子需更改为xc7z045iffg900-2L（目录中带

kong sir·2023-12-31 20:51

FQML_AXI_GPIO工程构建调试记录

FQML_AXI_GPIO工程构建调试记录一、概述此记录JFMQL15T开发板，实现ps通过axi接口控制pl的EMIO接口led闪烁，添加EMIOPJTAG用于PS端调试，先创建vivado工程，最终生成

try_HH·2023-12-31 20:51

【xdma】 pcie.bar设置

配置数据读写通过与BRAM通过AXI-lite总线连接完成，XDMA将PCIe配置信息存在BRAM，在进行配置信息读写时，将传入主机映射到用户逻辑的地址，然后与偏

黄埔数据分析·2023-12-31 20:08

Sensor Demosaic IP 手册PG286笔记

通过axi接口配置IP内部erg。1、算法手册中的描述提到了几种插值算法，并描述了IP中的处理流程。2、reg3、位宽及bayerRGB排列实际使用的raw10格式，RGB每个占用10bit.

leixj025·2023-12-29 16:25

PyTorch中各种求和运算

A_sum_axis0=A.sum(axi

_Lyang_·2023-12-29 06:24

7.3 Passing interface handle down the hierarchy in UVM

axi_inf接口句柄存储或设置在配置数据库中，在env类中field_name是axi_interface。在低层次driver类中，使用相同的field_name检索或获取。

小邦是名小ICer·2023-12-27 07:57

FPGA-AMBA协议、APB协议、AHB规范、AXI４协议规范概述及它们之间的关系

FPGA-AMBA协议、APB协议、AHB协议、AXI４协议规范概述笔记记录，AMBA协议、APB协议、AHB规范、AXI４协议规范概述，只是概述描述，具体详细的协议地址传输、数据传输等内容将在下一章节详细说明

Bellwen·2023-12-26 09:06

AXI总线协议---关键信号波形图分析

写过程协议图读过程协议图读协议执行顺序图写协议顺序图单箭头表示两个信号谁先有效无所谓，双箭头表示必须要等到前一个信号有效才能将后面的信号有效如何体现协议图中的通道理解声明：以上图均采用AMBA总线文档图写过程关键信号主机写地址—M_AXI_AWVALID

Per_HR7·2023-12-25 23:18

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求

Per_HR7·2023-12-25 23:48

前端工程化实战 - 日程管理

本章节对应知识库南城余的知识库10.1前端代码处理10.1.1创建src/utils/request.js文件importaxiosfrom'axios'//创建instance实例constinstance=axi

南城余coding·2023-12-22 13:44

低成本SDR平台的构成与开发

概要用最小的代价开发一款低成本SDR，通过对比进口各类SDR来确定功能性能，借助开发板电路完成器件选型与成本估计，确定架构AXI总线的设计核心。

CyberInversion·2023-12-19 21:54

AXI协议基础知识

AXI协议基础知识1、AXI简介2、AXI特点3、AXI总体结构4、AXI协议中的信号4.1全局信号4.2写地址通道中的信号4.3写数据通道中的信号4.4写响应通道中的信号4.5读地址通道中的信号4.6

XPii·2023-12-18 19:01

【二 zedboard】PS和PL之间的交互

PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。

@晓凡·2023-12-18 08:49

紫光FPGA DDR3 IP使用和注意事项（axi4协议）

阅读ddrip手册：1、注意：对于写地址通道，axi_awvalid要一直拉高，axi_awready才会拉高。

@晓凡·2023-12-18 08:42

vivado分析-在 Versal 器件中执行 NoC 服务质量分析

AMDVivado™中的服务质量(QoS)用于将片上网络(NoC)编译器生成的当前NoC解决方案估算所得QoS与AXINoCIP和/或AXI4‑StreamNoCIP中指定的QoS要求进行对比。

cckkppll·2023-12-04 23:41

【【FPGA 之 MicroBlaze 自定义IP核之呼吸灯实验】】

FPGA之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于

ZxsLoves·2023-12-04 19:21

【【水 MicroBlaze 最后的介绍和使用】】

水MicroBlaze最后的介绍和使用我对MicroBlaze已经有了一个普遍的理解了现在我将看的两个一个是AXI4接口的DDR读写实验还有一个是AXIDMA环路实验虽然是水文但是也许能从中得到一些收获第一个是

ZxsLoves·2023-12-04 19:21

【ZYNQ】从入门到秃头11 DAC FIFO实验（AXI-stream FIFO IP核配置）

文章目录DACFIFO实验要求AXI-streamFIFO介绍基于地址形式的交互与基于流形式的交互AXI-stream总线读写协议axis工作模式读操作写操作READY，VALID握手AXI-streamFIFOIP

“逛丢一只鞋”·2023-12-04 19:20

zynq设计学习笔记6——自定义含AXI4接口IP核-ps与pl的交互

在本实验中，我们将采用封装带有AXI4接口的IP的方式，实现PS和PL的数据交换，另外自定义IP核可以定制化系统设计，以达到设计重用的目的，可以很大程度上简化系统设计和缩短产品上市的时间。

墨漓_lyl·2023-12-04 19:49

实时系统vxWorks-Zynq7020 自定义axi ip核

概述AXI（AdvancedeXtensibleInterface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，主设备和从设备之间通过握手信号建立连接。

不只会拍照的程序猿·2023-12-04 19:49

ZYNQ-7000 Vivado 自定义IP封装

软件版本：vivado2018.01操作系统：centos6.0本文章中主要介绍在vivado中如何使用系统工具封装我们自己的IP，此例实现了将sha256_pad这个模块挂在AXI-STREAM总线上

gdboyi·2023-12-04 19:19

FPGA学习笔记【封装自定义IP核】

封装带AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与

内鬼·2023-12-04 19:19

ZYNQ 自定义IP

建立AXI接口的IP右键编辑IP在顶层，添加相应端口，这里就放一个LED接口例化的位置也相应添加。接下来，修正下一层，就是接口定义层。把AXI的slv_reg0[0]作为breath_led的输入。

包包爸·2023-12-04 19:49

vivado自定义 IP 核实验

该IP核带有AXI总线，可以通过PS端访问IP核内部寄存器实现PS端对于IP核的控制。第一步：IP核的创建与封装创建完成后点击菜单

huanghu1230·2023-12-04 19:49

推荐频道

AXI