CLK 第25页

MC9S12XS128硬件底层驱动_set_bus_clk.c(总线时钟设置实现)

/**************************************************************************SYSU-ROBOT-2011SYSU-LXIONGHVERSION1.0LASTUPDATE:2011年03月08日--------------------------------------------CodeWarrior5.0Target:M

lxiongh·2020-08-08 17:43

MC9S12XS128硬件底层驱动_set_bus_clk.h(总线时钟设置)

/**************************************************************************SYSU-ROBOT-2011SYSU-LXIONGHVERSION1.0LASTUPDATE:2011年03月08日--------------------------------------------CodeWarrior5.0Target:M

lxiongh·2020-08-08 17:43

Hi3531a+adv7611 driver 调试过程

目前方案中用到将HDMI转化为BT1120(clk+16bit1080p@60hz)的需求，经过初步确认我们选用了adv7611芯片用做HDMI转化BT1120；硬件设计ok后进入软件调试阶段，首先添加一个

liuxd3000·2020-08-08 17:20

[RK3399][Android7.1] 调试笔记 --- 调整eMMC时钟速率

查看当前速率降低速率到150MHzdiff--gita/arch/arm64/boot/dts/rockchip/rk3399-vop-clk-set.dtsib/arch/arm64/boot/dts

KrisFei·2020-08-08 17:22

[RK3288][Android6.0] 调试笔记 --- 读取GPU当前频率方法

Platform:RockchipOS:Android6.0Kernel:3.10.92root@rk3288:/#cat/sys/devices/ffa30000.gpu/clockcurrent_gpu_clk_freq

KrisFei·2020-08-08 17:49

FPGA实现小数分频（4.5），附源码，下载直接可用

modulediv_45(inputsys_clk,inputrst_n,outputclk_45);/**********************/parameterN=9;/************

chiefrr·2020-08-08 14:18

初学者必看 RS422串口通信

（由于板子不同，要对UCF中的信号进行定义需要更改）主模块：moduleuart_top(clk,rst_n,rs232_rx,rs232_tx,led);inputclk;//时钟信号50Minputrst_n

brilliant_NN·2020-08-08 14:01

verilog-for 语句实例

1.1要求：实现8位数据低4位左移到高4位1.2代码：modulemove（result，in，res，clk）；input[3:0]in;inputclk，res；output[7:0]result;

brd007·2020-08-08 14:01

DSP28335 SPI的使用

#include"spi.h"voidspi_init(){InitSpiaGpio();//不使用FIFOSpiaRegs.SPICCR.all=0x0007;//空闲时，CLK=1Reseton,risingedge

bood123·2020-08-08 14:57

建立时间（setup time）与保持时间（hold time）

1.触发器及其建立时间和保持时间对于触发器而言，只有在时钟clk上升沿到来的那一刻才会改变触发器的输出值，所以我们可以将触发器看作是一个开关，这个开关只有在时钟上升沿起作用，只有在时钟clk上升沿的时候采集输入值

一条摸水鱼·2020-08-08 14:57

在ISE平台上实现跑马灯并烧录到FPGA VIRTEX7板子上

首先新建工程文件File-NewProject我的FPGA板子型号如下：建好工程文件后编写代码：在红色区域右键NewSource定义引脚：因为V7时钟为差分时钟，所以需要两个时钟信号clk_in_p、clk_in_n

a703720979930747·2020-08-08 13:39

制作单周期CPU(代码)

直接上代码SCPUmoduleSCPU(CLK,Reset,CurPC,instcode);inputCLK;//时钟信号inputReset;//置零信号output[31:0]CurPC;//当前指令的地址

WSQPoison·2020-08-08 13:35

Linux内核platform_get_resource函数如何得到设备的基地址

pdev,IORESOURCE_MEM,0);if(res==NULL){dev_err(&pdev->dev,"cannotfindIOresource\n");ret=-ENOENT;gotoerr_clk

专注嵌入式·2020-08-08 13:55

verilog语言中的@什么意思 verilog语言中的@什么意思

verilog中@的含义就是触发条件的意思，举个例子，always语言加入不加@的话，就是一个一直执行的语句常用的是always#10clk=~clk；这是测试文件中常用的语句，这个语句会一直执行，不会停止

stm32f4·2020-08-08 13:19

fpga分模块（简单的模块调用）

顶层模块模块：modulestructer(inputclk,inputrst,outputled,output[2:0]led1);fashu1(.clk(clk),.rst_n(rst),.led_out

Ruanyz_china·2020-08-08 13:14

Linux CCF框架简要分析和API调用

由TI的工程师MikeTurquette提供了CommonClockFramewrok，让具体SoC实现clk_o

Lidroid·2020-08-08 12:01

正点原子Mini Linux—EPIT定时器与GPT定时器简单介绍

②、EPIT的时钟源总共有3个可以选择，分别是ipg_clk、ipg_clk_32k和ipg_clk_h

YY__JAY·2020-08-08 12:21

Verilog笔记——奇数分频和小数分频

2.奇数分频奇数分频比偶数分频复杂一些，当不要求分频的占空比时，对输入时钟clk上升沿计数，可以设置两个计数的翻转点，一个是(N-1)/2，一个是(N-1)，计数到(N-1)时输出时钟翻转且将计数器清零

DengFengLai123·2020-08-08 12:36

高通平台GPIO模拟PWM控制背光

很多时候由于节省硬件资源，降低成本，会把PWM控制芯片去掉或者是改做它用，导致当我们想用PWM方式控制背光时只能使用带有clk功能的GPIO口。

迟子涵925·2020-08-08 11:03

Alientek I.MX6UL Linux- 第十三章 BSP工程管理实验

└───imxdownload（sd卡烧写文件）└───Makefile└───imx6ul.lds└───bsp│└───led││└───bsp_led.c││└───bsp_led.h│└───clk

岁月静好莫视流年·2020-08-08 11:10

元件：四位二进制计数加法器

LIBRARYIEEEUSEIEEE.STD_LOGIC_1164.ALL;ENTITYadderISPORT(clk:INSTD_LOGIC;out:INOUTSTD_LOGIC_VECTOR(3DOWNTO0

jieyannnhereCREAM·2020-08-08 10:57

STM32L0xxHal库SystemClock_Config函数

RCC_ClkInitTypeDefRCC_ClkInitStruct;//结构体初始化RCC_OscInitTypeDefRCC_OscInitStruct;//结构体初始化__HAL_RCC_PWR_CLK_ENABLE

zzYuanWai·2020-08-07 23:23

P2020 （ e500核）上电启动及uboot流程（转）

如：1）Cpu根据cfg_sys_pll[0:2]的输入状态决定当前CPU的CCB对SYS_CLK的倍频参数；2）Cpu根据cfg_ddr_pll[0:2]的输入状态决定DDR的时钟频率（DDR2和DDR3

玛丽奥ZJY·2020-08-07 23:18

verilog代码风格——PN序列产生代码

2、同一个变量的赋值不能放在多个always块中，只能放在同一always块2、复位信号一定要干净，尽量不要与其他的信号进行逻辑运算3、利用时钟信号（clk）和复位信号(rst)做触发，尽量避免用中间变量的上升或者下降沿触发示例代码如下

zhenzhen90·2020-08-07 22:39

Quartus波形仿真教程

先贴上代码：modulebcd60counter(clk,switch,count);inputclk,switch;output[7:0]count;reg[7:0]count=8'b0;always

Imxsai·2020-08-07 22:54

浅谈同步复位与异步复位

1.1异步复位:它指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位下面给出一个异步复位的例子moduletest(inputsys_clk,inputrst_n,inputdin,outputregdout

NavySha·2020-08-07 22:38

stm8l151低功耗程序架构，调试心得

采样两路温度并保存在EEP里；通过USB转TTL，上位机能够读取，展示温度曲线，最大最小平均值等简单的运算；整个方案很简单，但也走了不少弯路......单片机程序框架之伪代码：voidmain(void){ CLK_Config

华温冷控·2020-08-07 22:59

STM32中IIC协议

用来产生SCL（发送数据和接收数据）从机：（发送数据和接收数据）总线空闲态：SDA为高电平（没有设备发送开始条件）写：1.主机发送开始条件2.发送从机地址（7位）+写（0）3.从机会产生一个应答信号（一个CLK

wshngyf·2020-08-07 21:18

试用74LS194加74151设计一个从Q3端输出100111序列信号的序列信号发生器, 要求能够自启动, 电路越简单越好

对于序列信号100111,选择四位:1001->0011->0111->1111->1110->1100->1001->......无重复状态出现,以此作为设计方案.由上面的分析,得到状态顺序表.状态顺序表CLK

好梦成真Kevin·2020-08-07 21:09

UART

串口实验注意：为确保连续发送的准确率，可将系统时钟倍频到50Hz1）顶层实验模块moduleuart_top(inputsys_clk,//外部50M时钟inputsys_rst_n,//外部复位信号，

guoyang0709·2020-08-07 20:15

[转]FLASH存储器和EEPROM存储器的区别

FLASH存储器和EEPROM存储器的区别1、首先从IO引脚占用方面比较，EEPROM只需占用两个IO引脚，时钟（clk）和数据（data）引脚，外加电源三个引脚即可，符合I2C通讯协议。

weixin_30906185·2020-08-07 20:04

verilog时钟分频设计

以M=4，N=2为例，我们希望得到的输出时钟时序如下：因此只需要将counter以clk_in为时钟驱动计数，当counter=(N-1)时，clk_out翻转即可。verilog代码如下，其中W

weixin_30719711·2020-08-07 19:09

Verilog实现同步FIFO

thisprogramsegmentrealizethefunctionoffifoIPcore//synchronousfifomodulefifo_ip#(parameterAddr_Width=8,Bit_Width=8)(clk

weixin_30664051·2020-08-07 19:01

异步复位、同步释放的方法

用最高时钟将复位信号往后打几拍，如下用两个寄存器实现系统复位modulesync_rst(sys_clk,ext_rst_n,sys_rst_n);inputsys_clk;//系统时钟50Minputext_rst_n

weixin_30485799·2020-08-07 19:37

I2C和LCD信号干扰的解决：硬件工程师都硬不起来，让软件工程师硬着头上

DEMO4，LCD的clk干扰I2C，I2C无法通信。把排针压下，去掉LCD的CLK，恢复正常。过程：直接跳线I2C，没问题。两排针插到一起就无法通信。一个个的排针去除，最终找到LCD的CLK线。

weixin_30375427·2020-08-07 19:52

任意奇数分频器的实现。

moduleany_odd_div(clkdiv,clk);outputclkdiv;//输出分频信号inputclk;//时钟信号reg[2:0]cnt1,cnt2;//计数器1，计数器2regclk_temp1

wangyanchao151·2020-08-07 19:09

关于单片机串口发送时初始发送的数据第一个总是00的问题解决

问题代码如下：CLK_HSIPrescalerConfig(CLK_PRESCALER_HSIDIV1);//运行在16MhzInit_GPIO();InitTim

7426笨蛋·2020-08-07 18:42

FPGA中各种分频的verilog 编写

verilog代码如下：modulediv_clk(clk,reset_n,div_clk_pos,div_clk_neg,div_clk_2_N);inputclk;inputreset_n;outputregdiv_clk_pos

gffsky1990·2020-08-07 18:45

Verilog任意整数分频电路

defineN5modulediv_N(inputCLK,//基准时钟outputCLK_div_N,//N分频后得到的时钟inputrst);wire[31:0]N=5;//★N为分频系数,N≥2即可,N的值为CLK

Jimbo_Zhang·2020-08-07 18:32

FPGA时钟约束

CreateClock#**************************************************************create_clock-period8-name"ENET0_RX_CLK

Jimbo_Zhang·2020-08-07 18:31

verilog二分频代码&verilog三分频代码

verilog二分频代码&verilog三分频代码2009-05-3113:411.二分频首先要明白，二分频分的是输入时钟的频率，即CLK的频率。

supenman_mwg·2020-08-07 18:51

【计算机组成原理】CPU:单周期数据通路（MIPS)

传输方向“←”表示，从右向左传输4）程序计数器PC的内容直接用PC表示输出信号改变时机1）setup建立时间：触发时钟边缘之前保持稳定一段时间2）hold保持时间：触发时钟边缘之后保持稳定一段时间3）clk

凡古一往·2020-08-07 17:37

超过飞飞系列-ZYNQ之FPGA学习3.6.4串口程序例化（基于正点原子ZYNQ）

top模块moduletop_uart(inputsys_clk,//外部50M时钟inputsys_rst_n,//外部复位信号，低有效inputuart_rxd,//UART接收端口outputuart_txd

飞飞要我要在你上面·2020-08-07 17:11

超过飞飞系列-ZYNQ之FPGA学习3.4PWM控制呼吸灯（基于正点原子ZYNQ）

一、基础知识50MHz——时钟，20ns——周期，要计算频率1KHz，则50000/1=50000次高电平有效二、程序modulebreath_led(inputsys_clk,//时钟信号50Mhzinputsys_rst_n

飞飞要我要在你上面·2020-08-07 17:10

[Verilog][初学]语法基础（4）程序框架：功能定义以及元件例化

做一些关于Verilog的简要笔记，方便日后快速复习，如有错漏希望您能够不吝赐教1.功能定义首先搬上一份原子哥的流水灯代码便于对照moduleflow_led(inputsys_clk,//系统时钟inputsys_rst_n

Johnlllee·2020-08-07 17:01

学习笔记：FPGA设计Verilog基础(四）——Verilog各部分的写法

/功能定义endmodule2、测试文件Testbench：`timescale1ns/1nsmodulecount_text;regclk;regclear;wire[3:0]Q;countm1(.clk

马大哈先生·2020-08-07 17:27

使用Xilinx FIFO IP核的总结（一）

FIFOIP核的总结（一）第一次使用Vivado中的FIFOgenerator,同步FIFO的常用端口也就10个左右：CLK；srst:复位端口读相关：dout:FIFO数据输出（output）；empty

七岁孙兴慜·2020-08-07 16:34

CPU设计笔记2-通用寄存器（general_purpose_register）

信号名位宽I/O描述clk1I时钟nrst1I全局异步时钟，低电平有效，有效时所有寄存器清零stall1I暂停信号，该信号为1时，寄存器所有值保持不变ren1I读使能，高电平有效radd1/radd25I

不解不惑·2020-08-07 16:26

FPGA学习笔记---时序逻辑与组合逻辑分析比较

在这里设计一个0---9计数器，clk为输入时钟信号，cin为计数有效信号，也就是说只有当cin为高电平时，计数器才计数一次

qq_511386807·2020-08-07 16:29

Verilog练习一【奇数分频器】

练习：实现50%占空比的5分频//5分频，占空比为50%moduleclk_div_5(Clk_in,Rst_n,Clk_out);inputClk_in;inputRst_n;outputClk_out

Jakcia·2020-08-07 15:31

推荐频道

CLK