HDLBits

hdlbits系列verilog解答（加减法器）-28

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述可以通过将其中一个输入变为负来从加法器构建加法器-减法器，这相当于将其输入反相然后加1。最终结果是一个可以执行两个操作的电路：（a+b+0）和（a+~b+1）。如果您想更详细地解释该电路的工作原理，请参阅维基百科。加减法器维基百科在下面构建加法器-减法器。您将获得一个16位加法器模块，您需要实例化该模块两次：moduleadd16(
zuoph·2023-11-02 22:05

hdlbits系列verilog解答（always块2）-30

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述对于硬件综合，有两种类型的always相关块：Combinational:always@(*)--组合逻辑Clocked:always@(posedgeclk)--时序逻辑时钟变化触发的always块生成一些组合逻辑，同时在其后生成触发器，这些组合逻辑在经过触发器之后输出不会立即变化，要等下一个时钟才会变化。阻塞与非阻塞赋值Veri
zuoph·2023-11-02 22:05

hdlbits系列verilog解答（always块）-29

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述由于数字电路由用网线连接的逻辑门组成，因此任何电路都可以表示为模块和赋值语句的某种组合。然而，有时这不是描述电路的最方便方式。过程procedure（其中always的块就是一个示例）提供了描述电路的替代语法。对于可综合的硬件，有两种类型的always模块是相关的：Combinational:always@(*)--组合逻辑Cloc
zuoph·2023-11-02 22:35

hdlbits系列verilog解答（always块if语句）-31

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述if语句通常创建一个2对1多路复用器，如果条件为true，则选择一个输入，如果条件为false，则选择另一个输入。always@(*)beginif(condition)beginout=x;endelsebeginout=y;endend这等效于使用带有条件运算符的连续赋值：assignout=condition?(x:y);使用
zuoph·2023-11-02 21:23

Verilog刷题[hdlbits] ：Module add

题目：ModuleaddYouaregivenamoduleadd16thatperformsa16-bitaddition.Instantiatetwoofthemtocreatea32-bitadder.Oneadd16modulecomputesthelower16bitsoftheadditionresult,whilethesecondadd16modulecomputestheuppe
卡布达吃西瓜·2023-11-02 14:56

HDLbits exercises 10（LATCHES AND FLIP-FLOPS后半部分题)

目录1\DFF+GATE2\MUXANDDFF13\MUXANDDFF24\DFFSANDGATE5\CREATECIRCUITFROMTRUTHTABLE6\DETECTANEDGE7\DETECTBOTHEDGES8\EDGECAPTUREREGISTER9\DUAL-EDGETRIGGEREDFLIP-FLOP1\DFF+GATEImplementthefollowingcircuit:HI
wo~he!·2023-11-01 15:08

hdlbits系列verilog解答（全加器）-26

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述在本练习中，您将创建一个具有两个层次结构级别的线路。您将top_module实例化（提供）的两个add16副本，每个副本将实例化16个副本add1。因此，您必须编写两个模块：top_module和add1。与module_add一样，您将获得一个执行16位加法的模块add16。您必须实例化其中两个才能创建32位加法器。一个add16
zuoph·2023-10-31 00:50

hdlbits系列verilog解答（32位加法器）-25

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述您将获得一个执行16位加法的模块add16。实例化其中两个以创建一个32位加法器。一个add16模块在接收到第一个加法器的进位结果后，计算加法结果的低16位，而第二个add16模块计算结果的高16位。32位加法器不需要处理进出（假设为0）或进出（忽略），但内部模块需要处理才能正常运行。（换句话说，模块add16执行16位a+b+ci
zuoph·2023-10-31 00:20

hdlbits系列verilog解答（8位宽移位寄存器）-24

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述这项练习是module_shift移位寄存器的延伸。模块端口不是只有单个引脚，我们现在有以向量作为端口的模块，您将在其上附加线向量而不是普通线网数据。与Verilog中的其他位置一样，端口的向量长度不必与连接到它的导线匹配，但这会导致向量的零填充或截断。本练习不使用向量长度不匹配的连接。您将获得一个具有两个输入和一个输出的模块my_
zuoph·2023-10-31 00:49

hdlbits系列verilog解答（移位寄存器）-23

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述您将获得一个具有两个输入和一个输出的模块my_dff（实现D触发器）。实例化其中的三个，然后将它们链接在一起以形成长度为3的移位寄存器。端口clk需要连接到所有实例。提供给您的模块是：modulemy_dff(inputclk,inputd,outputq);二、verilog源码moduletop_module(inputclk,
zuoph·2023-10-29 09:53

[HDLBits] Exams/review2015 shiftcount

Thisisthefirstcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Seethefinalexercisefortheoveralldesign.Buildafour-bitshiftregisterthatalsoactsasadowncounter.Dataiss
向盟约宣誓·2023-10-26 11:14

hdlbits系列verilog解答(向量反序）-17

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。思路：将输入的高位置于输出的低位，不能直接使用assignout=in[0:7];，使用级联将输入向量的每一位反过来与out连接。二、verilog源码moduletop_module(input[7:0]in,output[7:0]out);assignout={in[0],in[1]
zuoph·2023-10-25 17:56

hdlbits系列verilog解答(4输入门操作）-15

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。它有三种输出：out_and:4输入与门的输出out_or:4输入或门的输出out_xor:4输入异或门的输出二、verilog源码moduletop_module(input[3:0]in,outputout_and,outputout_or,outputout_xor);assigno
zuoph·2023-10-25 17:26

hdlbits系列verilog解答(向量3）-16

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述部分选择用于选择向量的部分。级联运算符{a,b,c}用于通过将向量的较小部分连接在一起来创建较长的向量。如下：{3’b111,3’b000}=>6’b111000{1’b1,1’b0,3’b101}=>5’b10101{4’ha,4’d10}=>8’b10101010级联需要知道每个级联部件的宽度（不然你怎么知道结果的长度？）因此，
zuoph·2023-10-25 17:26

HDLBits--(Verilog在线学习)--"105: Count Clock"（ 续）

VerilogHDLBits--CountClock(Complement)这篇文章延续上一篇HDLBits--(Verilog在线学习)--"105:CountClock"。
weixin_39992660·2023-10-25 17:54

Verilog HDL题库练习--题目来源HDLBits

写在开头：HDLBits上有很多VerilogHDL语言的题目，题目很有价值，有些题目也很有意思，让人脑洞打开。更重要的是，通过每道题目的铺垫以及层层递进的难度，让我对硬件电路有了更深刻的理解。
Cheeky_man·2023-10-25 17:21

HDLBits-Verilog学习小结（三）Vector

目录1Vector简述2Vector基础2.1DeclaringVectors2.1.1Implicitnets2.1.2Unpackedvs.PackedArrays2.2AccessingVectorElements2.2.1Partselect2.2.2splitsaninput2.2.3Reversethebyte2.3Bitewiseoperators2.3.1Bitewisevslog
Ryzen3·2023-10-25 17:17

hdlbits系列verilog解答（向量级联）-18

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述级联运算符允许将向量连接在一起以形成更大的向量。但是有时您希望将同一个数据级联在一起很多次，而做类似assigna={b,b,b,b,b,b};.复制运算符允许重复一个向量并将它们连接在一起：{num{vector}}。这将按数字次复制向量。num必须是一个常量。两组大花括号都是必需的。比如：:{5{1’b1}}//5’b11111
zuoph·2023-10-25 17:17

HDLBits答案汇总

前言该博客为本人做HDLBits习题时的心得记录总结，欢迎大家一起交流进步。
日拱一卒_未来可期·2023-10-25 09:42

HDLBits答案(3)_Verilog模块的例化与调用

HDLBits_Verilog模块的例化与调用HDLBits链接模块只要使用的所有模块都属于同一个项目，就可以通过在模块内部实例化一个模块来创建模块的层次结构。
日拱一卒_未来可期·2023-10-25 09:12

HDLBits答案(10)_D触发器、同步与异步复位、脉冲边沿检测

D触发器、同步与异步复位、脉冲边沿检测HDLBits链接D触发器定义：D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态
日拱一卒_未来可期·2023-10-25 09:12

HDLBits刷题Day6

2.3.6Adder1问题陈述您将获得一个add16执行16位加法的模块。实例化其中两个以创建一个32位加法器。一个add16模块计算加法结果的低16位，而第二个add16模块在接收到第一个加法器的进位后计算结果的高16位。您的32位加法器不需要处理进位（假设为0）或进位（忽略），但内部模块需要才能正常工作。（换句话说，add16模块执行16位a+b+cin，而您的模块执行32位a+b）。如下图所
小菜鸡-木子·2023-10-25 05:57

hdlbits系列verilog解答（内部wire）-09

文章目录wire线网类型介绍一、问题描述二、verilog源码三、仿真结果wire线网类型介绍wire线网类型是verilog的一种数据类型，它是一种单向的物理连线。它可以是输入也可以是输出，它与reg寄存器数据类型不同，它不能存储数据，只能用于组合逻辑建模。常用于assign连续赋值语句。另外线网类型数据如果没有信号给它驱动时，它的值为未知X。一、问题描述创建一个模块实现内部四个输入通过两个与门
zuoph·2023-10-22 11:14

hdlbits系列verilog解答(向量）-11

文章目录一、问题描述二、verilog源码三、仿真结果一、问题描述向量用于使用一个名称对相关信号进行分组，以使其更易于操作。例如，声明一个名为8位向量，wire[7:0]w;该向量在w功能上等效于具有8个单独的线网（wirew0,w1,w2,w3,w4,w5,w6,w7）。与C语言的数组定义不同，定义时它的维度放在向量名称前面，选择其中某个数据时和C语言类似。比如：wire[7:0]datbus;
zuoph·2023-10-22 11:14

hdlbits系列verilog解答（异或非门）-08

文章目录wire线网类型介绍一、问题描述二、verilog源码三、仿真结果wire线网类型介绍wire线网类型是verilog的一种数据类型，它是一种单向的物理连线。它可以是输入也可以是输出，它与reg寄存器数据类型不同，它不能存储数据，只能用于组合逻辑建模。常用于assign连续赋值语句。另外线网类型数据如果没有信号给它驱动时，它的值为未知X。一、问题描述创建一个模块实现异或非门，它可以由异或门
zuoph·2023-10-22 11:44

hdlbits系列verilog解答(7458芯片）-10

文章目录wire线网类型介绍一、问题描述二、verilog源码三、仿真结果wire线网类型介绍wire线网类型是verilog的一种数据类型，它是一种单向的物理连线。它可以是输入也可以是输出，它与reg寄存器数据类型不同，它不能存储数据，只能用于组合逻辑建模。常用于assign连续赋值语句。一、问题描述创建与7458芯片具有相同功能的模块。它有10个输入和2个输出。可以选择使用assign语句来驱
zuoph·2023-10-22 11:12

Verilog刷题HDLBits——Exams/2014 q3c

Verilog刷题HDLBits——Exams/2014q3c题目描述代码结果题目描述Giventhestate-assignedtableshownbelow,implementthelogicfunctionsY
不会敲代码的研究生不是好空管·2023-10-20 02:35

Q143 - Q145 Exams/2014 q3bfsm / Exams/2014 q3c / Exams/m2014 q6b

这几道题都比较简单，都是看图写代码，快速过一遍Q143Exams/2014q3bfsm题目链接：Exams/2014q3bfsm-HDLBits(01xz.net)代码如下：moduletop_module
烂泥_·2023-10-20 02:05

HDLbits---Exams/2014 q3c

HDLbits—Exams/2014q3c如果不是为了符合题目要求而只是得到答案，那题目很简单moduletop_module(inputclk,input[2:0]y,inputx,outputY0,
离离离谱·2023-10-20 02:05

[HDLBits] Exams/2012 q2fsm

Considerthestatediagramshownbelow.WritecompleteVerilogcodethatrepresentsthisFSM.Useseparatealwaysblocksforthestatetableandthestateflip-flops,asdoneinlectures.DescribetheFSMoutput,whichiscalledz,usinge
向盟约宣誓·2023-10-17 10:33

[HDLBits] Exams/2012 q2b

Thestatediagramforthisquestionisshownagainbelow.Assumethataone-hotcodeisusedwiththestateassignmenty[5:0]=000001(A),000010(B),000100(C),001000(D),010000(E),100000(F)WritealogicexpressionforthesignalY1,
向盟约宣誓·2023-10-17 10:33

[HDLBits] Exams/2013 q2bfsm

Considerafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclkandaresetinputcalle
向盟约宣誓·2023-10-17 10:33

[HDLBits] Exams/2013 q2afsm

ConsidertheFSMdescribedbythestatediagramshownbelow:ThisFSMactsasanarbitercircuit,whichcontrolsaccesstosometypeofresourcebythreerequestingdevices.Eachdevicemakesitsrequestfortheresourcebysettingasignal
向盟约宣誓·2023-10-17 09:29

[HDLBits] Exams/review2015 count1k

Buildacounterthatcountsfrom0to999,inclusive,withaperiodof1000cycles.Theresetinputissynchronous,andshouldresetthecounterto0.clkresetq...99099199299399499599699799899901201moduletop_module(inputclk,inpu
向盟约宣誓·2023-10-17 09:59

错题集：HDLBits Fsm serialdata

错题记录：这是一道有关串行协议的题，在发送数据时，首先发送的是低位。这道题我用了两种方法，第二种方法花了接近一天的时间才找到问题所在，主要是由于忽略了阻塞赋值和非阻塞赋值，这两者的差别造成的。（1）阻塞赋值和非阻塞赋值我一开始temp《={in,out_byte};out_byte《=temp[8:1];使用的是非阻塞赋值，这样是错误的，应该使用阻塞赋值。因为只有在阻塞赋值下，才是先进行temp=
Tough_zora·2023-10-16 01:02

【HDLBits】Fsm serialdata笔记

Nowthatyouhaveafinitestatemachinethatcanidentifywhenbytesarecorrectlyreceivedinaserialbitstream,addadatapaththatwilloutputthecorrectly-receiveddatabyte.out_byteneedstobevalidwhendoneis1,andisdon't-car
weixin_49346648·2023-10-16 01:32

HDLBITS 笔记36：FSM串行、FSM串行数据

目录题目1：serialreceiver（FSM串行）题目2：Fsmserialdata（FSM串行数据）题目1：serialreceiver（FSM串行）在许多（较旧的）串行通信协议中，每个数据字节都与一个起始位和一个停止位一起发送，以帮助接收方将字节与位流分隔开来。一种常见的方案是使用一个起始位（0）、8个数据位和1个停止位（1）。当没有任何内容被传输（空闲）时，该线路也位于逻辑1处。设计一个
炒鸡无敌大美女·2023-10-16 01:32

Verilog刷题HDLBits——Fsm serial

Verilog刷题HDLBits——Fsmserial题目描述代码结果题目描述Inmany(older)serialcommunicationsprotocols,eachdatabyteissentalongwithastartbitandastopbit
不会敲代码的研究生不是好空管·2023-10-16 01:02

Verilog刷题HDLBits——Fsm serialdata

Verilog刷题HDLBits——Fsmserialdata题目描述代码结果题目描述Seealso:SerialreceiverNowthatyouhaveafinitestatemachinethatcanidentifywhenbytesarecorrectlyreceivedinaserialbitstream
不会敲代码的研究生不是好空管·2023-10-16 01:02

hdlbits：Fsm serialdata

moduletop_module(inputclk,inputin,inputreset,//Synchronousresetoutput[7:0]out_byte,outputdone);parameterIDLE=4'd0;parameterBIT0=4'd1;parameterBIT1=4'd2;parameterBIT2=4'd3;parameterBIT3=4'd4;parameterB
LightningX07·2023-10-16 01:31

串行接收的Verilog实现思路（HDLbits_Fsm serial）

一、题目说明——HDLbits_FsmserialInmany(older)serialcommunicationsprotocols,eachdatabyteissentalongwithastartbitandastopbit
泽_禹·2023-10-16 01:01

HDLBits-Fsm serialdata

在许多（较旧的）串行通信协议中，每个数据字节与一个起始位和一个停止位一起发送，以帮助接收器从比特流中划分字节。一种常见的方案是使用一个起始位（0）、8个数据位和1个停止位（1）。当无任何传输（空闲）时，线路也处于逻辑1。设计一个有限状态机，当给定一个比特流时，它将识别何时正确接收字节。它需要识别起始位，等待所有8个数据位，然后验证停止位是否正确。如果停止位未按预期出现，则FSM必须等到找到停止位后
Jacky_Zhangze·2023-10-16 01:30

HDLBits：Serial Receiver系列问题

1.Serialreceiver解析：moduletop_module(inputclk,inputin,inputreset,//Synchronousresetoutputdone);parameterIDLE=0,START=1,DATA=2,STOP=3,ERROR=4;reg[2:0]state,next;reg[3:0]cnt;//计数器，用于判断DATA输入的位数always@(po
bbbman7·2023-10-16 01:00

HDLBits：状态机（FSM）之“Serial receiver”系列

目录SerialreceiverSerialreceiveranddatapathSerialreceiverwithparitycheckingSerialreceiver题链接：Fsmserial-HDLBits
ZeldaL·2023-10-16 01:30

hdlbits_Fsm_serial

moduletop_module(inputclk,inputin,inputreset,//Synchronousresetoutputdone);parameterstop=0,b0=1,b1=2,b2=3,b3=4,b4=5,b5=6,b6=7,b7=8,stop_ok=9,stop_notok=10,start=11;//parameteridle=0,start=1,b0=2,b1=3,
德华的神兜兜·2023-10-16 01:30

Fsm serial_HDLbits详解

1、在许多（较旧的）串行通信协议中，每个数据字节与一个开始位和一个停止位一起发送，以帮助接收器从比特流中划分字节。一种常见的方案是使用一个起始位（0）、8个数据位和1个停止位（1）。当无任何传输（空闲）时，线路也处于逻辑1。设计一个有限状态机，当给定一个比特流时，它将识别何时正确接收字节。它需要识别起始位，等待所有8个数据位，然后验证停止位是否正确。如果停止位未按预期出现，FSM必须等待找到停止位
别再出error了·2023-10-16 01:29

HDLBits: Serial two‘s complementer

一、前言菜鸟总结刷hblbits的心得体会，有错误还请指正！二、MooreFSM1、原题目Youaretodesignaone-inputone-outputserial2'scomplementerMoorestatemachine.Theinput(x)isaseriesofbits(oneperclockcycle)beginningwiththeleast-significantbitof
ICer Jensen·2023-10-16 01:59

HDLBits_Fsm serial刷题记录

首先，这个题的主要思路是计数器加状态机。moduletop_module(inputclk,inputin,inputreset,//Synchronousresetoutputdone);parameterIDLE=3'd0,START=3'd1,DATA=3'd2,STOP=3'd3,ERROR=3'd4;reg[3:0]STATE,NEXT_STATE;reg[3:0]COUNT1;alwa
Jennywangup·2023-10-16 01:59

HDLBits_Fsm serialdata刷题记录

这道题的有限状态机部分和上一题相同，主要部分是输出数据的设计一开始我就想到用移位寄存器，这个题和前面有道题的数据顺序是相反的，in作为输入，最早输入的数据是最低位所以实现起来也是右移寄存器。out<={in,out[7:1]};moduletop_module(inputclk,inputin,inputreset,//Synchronousresetoutput[7:0]out_byte,out
Jennywangup·2023-10-16 01:59

HDLbits：Serial系列

一、前言菜鸟总结刷hblbits的心得体会，有错误还请指正！二、Serialreceiver1、原题目Inmany(older)serialcommunicationsprotocols,eachdatabyteissentalongwithastartbitandastopbit,tohelpthereceiverdelimitbytesfromthestreamofbits.Onecommon
ICer Jensen·2023-10-16 01:29
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他