QUARTUS

MATLAB/simulink HDLCoder生成DDS quartus项目

什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder生成Quartus
萨文 摩尔杰·2024-01-05 23:42

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

【INTEL（ALTERA）】如何使用quartus设计助理Design Assistant提高结果质量，很好的资料一定要分享！！！

大家在用quartus的时候一定遇到过超级多的警告warning，甚至异常error，还有无从下手的timing。多扇出，布线拥堵，时序违例是不是让你头疼不已？那你一定要看看这篇文章分享的文档和资料。
神仙约架·2024-01-05 21:21

Quartus II 13.1的下载和安装

文章目录一、QuartusII的下载二、QuartusII的安装三、QuartusII的注册参考一、QuartusII的下载百度网盘下载链接：https://pan.baidu.com/share/init
路过_听雨声·2024-01-05 09:12

Quartus II 13.1的安装及使用

QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3Verilog环境搭建|菜鸟教程学习Verilog做仿真时，可选择不同仿真环境。
lbaihao·2024-01-05 09:05

【INTEL（ALTERA）】内部错误：子系统：VPR20KMAIN，文件：/quartus/fitter/vpr20k？

说明由于PrimeProEdition软件版本22.4存在问题英特尔®Quartus®您在Fitter阶段可能会看到此内部错误。仅当面向10英特尔®Arria®设备时，才会出现此问题。
神仙约架·2024-01-04 08:49

【INTEL（ALTERA）】如何使用 Quartus命令行导入 .qud 文件？

说明英特尔®Quartus®Prime软件用户定义的设备文件（.qud）包含允许在安装英特尔®Quartus®Prime软件之间传输设备的设备信息。
神仙约架·2024-01-04 08:49

【INTEL（ALTERA）】Agilex7 M 系列动态重配置FPGA IP接口 PHY Lite 无法校准

说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题，当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列FPGA中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架·2024-01-04 08:19

【INTEL（ALTERA）】Arria V FPGA GPIO 引脚上的内部箝位二极管是否始终处于活动状态？

解决方法根据Arria®V器件手册：第1卷：设备接口和集成，片上钳位二极管功能通过英特尔®Quartus®Prime软件启用和禁用，并且仅限于某些支持的I/O标准。
神仙约架·2024-01-04 08:11

如何用FPGA输出正弦波、三角波等

如何用FPGA输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台：Quartusll2、芯片：不重要二、步骤1、设置ROMIP核设置ROMIP核，根据使用的
第六个葫芦娃·2024-01-03 14:26

Quartus II 各版本安装指南

QuartusII下载链接https://pan.baidu.com/s/1dugGB_gZxQ1U25nttGqENg?
紫薯馍馍·2024-01-02 18:27

【上海大学数字逻辑实验报告】六、时序电路

学会在QuartusII上设计单向移位寄存器。学会在QuartusII上设计环形计数器。
HackerKevn·2024-01-01 23:03

【上海大学数字逻辑实验报告】五、记忆元件测试

学会用74LS112实现D触发器学会在QuartusII上用D触发器实现JK触发器。二、实验原理基本R-S触发器是直接复位-置位的触发器，它是构成各种功能的触发器的基本组成部分。
HackerKevn·2024-01-01 23:02

Quartus II——基于Verilog HDL的数字秒表设计

目录一、实验内容二、实验过程（一）建立工程(二)添加设计文件（三）综合分析与功能仿真一、实验内容用VerilogHDL设计一个数字跑表，所需引脚和功能如下所示：二、实验过程（一）建立工程(二)添加设计文件选择Verilog文件：代码：modulen_clk_top(inputclk,inputreset,inputpause,outputreg[3:0]msh,//百秒十位outputreg[3:
云开处·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

本此课程设计基于VerilogHDL集成电路硬件描述语言开发的四层电梯控制系统，以QuartusII为开发环境，最终在FPGA开发板上实现四层电梯控制系统的基本功能，其
嵌入式小李·2024-01-01 23:22

fpga加载程序慢_FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

后来读研究生，工作陆陆续续也用过QuartusII
张腾岳·2024-01-01 23:22

Quartus的Signal Tap II的使用技巧

概述：SignalTapII全称SignalTapIILogicAnalyzer，是第二代系统级调试工具，它集成在QuartusII软件中，可以捕获和显示实时信号，是一款功能强大、极具实用性的FPGA片上调试工具软件
GBXLUO·2023-12-31 20:37

【INTEL（ALTERA）】使用HDMI FPGA IP 2.0 TX 和 HDMI FPGA IP RX 2.1时为何 HDMI IP 没有视频输出？

说明由于英特尔®Quartus®Prime专业版软件23.1及更早版本存在问题，将HDMI英特尔®FPGAIP2.0TX和HDMI英特尔®FPGAIP2.1RX集成到设计中时，不会显示HDMI视频输出。
神仙约架·2023-12-31 11:02

【INTEL（ALTERA）】使用 ReadFile 读取时出错： juart-terminal： error： 从 STDIO 收集输入

说明由于英特尔®Quartus®PrimeProEdition软件版本22.4中存在一个问题，您在从Windows操作系统上的Nios®V命令外壳输入字符时可能会看到此错误：使用ReadFile读取时出错
神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么 BurstMin 增强调度在 F-tile Interlaken 英特尔® FPGA IP中没有按预期工作?

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本存在问题，数据包模式的BurstMin增强调度无法在F-tileInterlaken英特尔®FPGAIP中按预期工作。
神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么低延迟以太网 10G MAC 英特尔® Stratix® 10 FPGA IP 设计示例生成完成并出错？

说明由于英特尔®Quartus®Prime专业版软件21.3版本存在问题，无法成功生成低延迟以太网10GMAC英特尔®Stratix®10FPGAIP设计示例。
神仙约架·2023-12-31 11:32

FPGA实现IIC接口（1）-EEPROM芯片读取数据

fpga型号：EP4CE6F17C8开发工具：Quartusll13.0+Modelsim10.1c系统时钟：50MHZIIC
守雲开见月明·2023-12-31 04:25

【INTEL（ALTERA）】quartus 23版本以上，编译出现QSF 文件中缺少此赋值

说明从版本23.4开始，英特尔®Quartus®Prime专业版软件将强制执行相应的检查。设计中包含收发器的项目需要约束器件的OSC_CLK_1引脚所需的QSF分配。
神仙约架·2023-12-30 13:23

Error (12153): Can‘t elaborate top-level user hierarchy

quartus在综合的时候出现了这个错误提示。
幸运学者·2023-12-29 01:34

【INTEL（ALTERA）】如何使用Tcl打开quartus IP自带的例程

前言很多INTEL（ALTERA）IP生成的时候会自带例程，如LVDSSERDESIP，在菜单Generate中可以选择生成官方例程。之后会在IP所在目录下生产【lvds_0_example_design】文件夹，但在这个文件夹中并没有FPGA工程。例程在哪？查看readme.txt。Thisisthereadme.txtfilefortheexampledesignfilesetoftheAlt
神仙约架·2023-12-28 14:35

Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）

新建工程新建BlockDiagramFile保存为顶层文件新建VerilogHDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

基于Quartus Prime平台FPGA关于VGA显示的模块化设计：VGA八种单色屏1s切换显示、横条纹、竖条纹、棋盘格显示、显示模式按键可调、数码管显示单色屏序号

一：VGA协议简介VGA（VideoGraphicsArray）是一种显示接口标准，它最初由IBM于1987年推出。VGA协议定义了计算机视频输出信号的格式和特性。它主要用于连接计算机和显示器之间的传输，实现图像和视频的显示。VGA协议支持最高分辨率为640x480像素，色彩深度为16位色（即65,536种颜色）。它使用模拟信号传输，通过15个针脚的连接器将图像信号传送到显示器。VGA协议还定义了
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:33

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用

一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家·2023-12-26 23:02

【INTEL（ALTERA）】 quartus使用Compute Express Link（CXL） 设计示例的 R-Tile IP 的 CSR 相关问题

说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题，面向ComputeExpressLink*（CXL*）Type2/3设计示例R-Tile英特尔®FPGAIP中的CSR访问数据宽度从
神仙约架·2023-12-25 08:03

【INTEL（ALTERA）】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题，IntelAgilex®7R-TileComputeExpressLink*（CXL*）1.1/2.0FPGAIP中设备ID
神仙约架·2023-12-25 08:03

数电实验-----74LS192芯片实现任意进制计数器的设计（Quartus II ）

目录一、74LS192芯片介绍管脚图编辑逻辑图与功能表工作原理二、任意进制计数器的实现1.复位清零法2.外部反馈置数法一、74LS192芯片介绍74LS192是一种二进制同步上升计数器芯片，可以用于数字计数和时序控制等应用。它是TTL逻辑家族中的一员，采用了低功耗，高噪声抑制特性以及快速反应时间的优点，广泛应用于各种电子设备和系统中。管脚图(1)CPU为加计数时钟输入端，CPD为减计数时钟输入端。
Gretel Tade·2023-12-22 02:36

EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）

目录1、实验目的2、实验仪器设备3、实验原理4、实验要求5、实验步骤6、实验报告7、实验过程（1）矩阵按键原理（2）音符发音原理（3）电路连接（4）文件烧录1、实验目的了解蜂鸣器的工作原理；掌握4*4矩阵键盘的编程方法。学会用于Verilog语言进行程序设计。2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进
Gretel Tade·2023-12-22 02:35

EDA实验-----直流电机驱动设计（Quartus II ）

目录一、实验目的二、实验仪器设备三、实验的重点和难点四、实验原理五、实验步骤六、实验报告七、实验过程1.分频器代码2.方向选择器3.直流电动机工作原理4.电路连接图5.文件烧录一、实验目的了解直流电机控制的工作原理和实现的方法。掌握PWM波控制直流电机转速的方法。学会用于Verilog语言设计直流电机控制电路。二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电
Gretel Tade·2023-12-22 02:04

【INTEL（ALTERA）】 quartus 使用Intel Agilex7 F-Tile 变体的以太网子系统 IP示例时仿真和硬件中都无法正常运行1

说明由于英特尔®Quartus®Prime专业版软件23.4版本存在问题，面向具有40GbE、50GbE或100GbE端口且客户端接口参数设置为MACAvalonST的IntelA
神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA

说明由于英特尔®Quartus®PrimeProEdition软件23.3和23.2版本的更改，在使用CadenceXcelium*和SynopsysVCS*模拟器详细阐述时，您可能会看到以下错误：SynopsysVCS
神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用编译仿真库时为何会出现“指定仿真工具可执行文件位置”错误

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在一个问题，EDA仿真编译器在尝试使用Questa*英特尔®FPGA版编译库时可能无法找到仿真工具的位置，因为最新版本的工具名称中不包含
神仙约架·2023-12-21 08:45

【上海大学数字逻辑实验报告】七、中规模元件及综合设计

学会在QuartusII上设计序列发生器。
HackerKevn·2023-12-21 08:42

【INTEL（ALTERA）】 quartus 在 F-Tile 以太网多速率英特尔® FPGA IP同时启用了自动协商和链路训练时生成严重警告

说明由于英特尔®Quartus®Prime专业版软件版本23.4存在问题，包含启用ANLT的F-Tile以太网多速率英特尔®FPGAIP的动态重新配置项目将生成严重警告。
神仙约架·2023-12-21 08:12

转 [Verilog] Quartus II 13.0下载安装和HelloWorld

主页：元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的FPGA
元存储·2023-12-18 09:39

FPGA引脚分配的问题

今天在做一个FPGA的实验时，在引脚分配时失败了，出现了如下报错：我当时分配的引脚是PIN_AE19，然而奇怪的是我之前并未分配这个引脚，我使用的开发工具是QuartusII9.1WebEdition，
非洲蜗牛·2023-12-18 08:20

【FPGA】两位显示任意进制计数器（最高100进制）

简单说明：1.本实验软件为“QuartusII”，选用“10M02SCM153C8G”核心板来实现2.若需要改进制，在“couter.v”所标注处，分别更改总体清零条件，各位清零条件，十位清零条件即可。
Akiiiira·2023-12-17 18:36

【INTEL（ALTERA）】 quartus在 RiscFree* IDE 中执行 “Run As ＞ Ashling RISC-V （auto-detect） Hardware Debugging

说明由于英特尔®Quartus®PrimeStandardEdition软件22.1及更早版本存在一个问题，如果将16位数据宽度Avalon®内存映射从组件（例如OCRAM）作为指令和数据存储器连接到Nios
神仙约架·2023-12-17 18:59

【INTEL（ALTERA）】 quartus SignalTap 逻辑分析器 – Nios® II 插件 无法检测 Nios® II/f 处理器内核

说明使用Nios®II插件将Nios®II/f处理器内核节点添加到SignalTap逻辑分析器时，在英特尔®Quartus®PrimeProEdition软件23.3版中可能会出现此问题。
神仙约架·2023-12-17 17:21

VHDL9：quartusII工程下调用另一个工程下vhd文件并仿真，vhdl中component的使用

目录1.示例说明2.job1：建立job_single工程3.job1：在job_single工程下创建job_single.vhd源码文件4.job1：工程job_single编译结果5.job2：建立job_total工程6.job2：在job_total工程下创建job_total.vhd源码文件7.job2：工程job_total下引入job_single工程目录8.job2：工程job_
WendyWJGu·2023-12-17 12:29

Quartus 18.1软件及支持包安装教程

安装前最好关闭电脑的杀毒软件和防火墙安装包可以到Quartus官网下载需要的版本，注意选择操作系统Quartus官网：FPGA设计软件-英特尔®Quartus®Prime(intel.cn)下载解压后以管理员的身份运行
春风沂水丶·2023-12-17 09:52

【INTEL（ALTERA）】Agilex7 FPGA Development Kit DK-DEV-AGI027R1BES编程/烧录/烧写/下载步骤

打开英特尔®Quartus®PrimeProEdition软件编程工具。单击硬件设置，然后选择USBBlasterII。将硬件频率设置为16000000Hz，并取消选中链扫描时自动调整频率框。
神仙约架·2023-12-16 23:33

【INTEL（ALTERA）】 quartus使用 F-Tile IP 时显示xmelab： *E，CUVIMG怎么办

说明由于英特尔®Quartus®Prime专业版软件23.4版存在一个问题，IntelAgilex®7F-TileIP在使用CadenceXcelium*模拟器时可能会显示细化时间错误，类似于以下错误：
神仙约架·2023-12-16 12:34

【INTEL（ALTERA）】 quartus使用Nios® V 处理器系统仿真失败，没有打印输出消息

说明在Synopsys*VCS*和VCS*MX仿真器中模拟由以下位置生成的Nios®V处理器系统时，可能会出现该问题：英特尔®Quartus®PrimeProEdition软件版本23.1至23.4，或英特尔
神仙约架·2023-12-15 18:33

【INTEL（ALTERA）】 quartus 专业版软件 23.4 中模拟以太网子 FPGA IP 时p_ss_app_st_tx_ready 信号变为 X

说明由于英特尔®Quartus®Prime专业版软件23.4中存在一个问题，在以太网子系统英特尔®FPGAIP的F-Tile变体上选择了启用前导码直通参数IntelAgilex®7在40GbE或50G
神仙约架·2023-12-15 18:32

【INTEL（ALTERA）】 quartus错误“英特尔 FPGA IP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ

项目场景从版本23.4开始，英特尔®Quartus®Prime专业版软件将强制执行相应的检查。设计中包含收发器的项目需要约束器件的OSC_CLK_1引脚所需的QSF分配。
神仙约架·2023-12-15 18:02
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他