E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Systemverilog
System Verilog（一）声明的位置
verilog用include解决，
systemverilog
借用VHDL的package解决。
dxz44444
·
2020-08-15 22:40
System
Verilog学习笔记
systemverilog
OOP 单例模式 Singleton object UVM_TOP
UVM源码中有使用到singletonobject,即单实例。比如class：uvm_root,有且只有一个实例。OOP中的设计模式有很多，单例模式（SingletonPattern）是Java中最简单的设计模式之一。link：https://www.runoob.com/design-pattern/design-pattern-tutorial.htmlSingletonclassUsedto
Holden_Liu
·
2020-08-15 21:56
UVM
systemverilog
阻碍高层次综合设计方法学(HLS)推广的因素这么多，该从何处突破？
关于HLS：所谓的高层次综合（HLS）就是将C/C++/SystemC描述的设计意图，“翻译“成用Verilog/
SystemVerilog
描述的RTL，多应用于运算逻辑主导的设计。
路科验证
·
2020-08-15 11:04
SV语言与UVM应用
验证论文解读
路科验证
SystemVerilog
学习笔记 - 动态数组
今天遇到了一个动态数组的问题，作一记录，区分开了动态数组与嘟列的区别，总是有些分不清，虽然接触sv三年有余，这种小问题还是没有能摸得很透彻，很惭愧，不在家没有vcs的环境，于是借用edaplayground这个好东西，可以在线编译run一些小demo，对于check语法实在是方便不过。动态数组动态数组区别于静态数组的一点是可以根据使用情况来new不同的空间大小，比如inttest_array[];
swordiel
·
2020-08-14 03:59
UVM
ncverilog 使用
systemverilog
DPI调用C、C++
DPI:Directprograminterface通过DPI我们可以直接在测试阶段调用c函数完成一些任务（产生激励，时序分析，等。。。）用ncverilog进行仿真时需要注意以下几点：1ncvlog-sv选项打开2ncsim-sv_lib"libname"libname是包含c函数的动态链接库，可以是完整的路径，也可以是lib的名字，-sv_root:如果libname不是给出的完整路径，用该选
zhuzhiqi11
·
2020-08-14 00:59
IC
Design
SV DPI-C scope理解
DPI导出
SystemVerilog
任务和函数的上下文在调用时必须是已知的，包括何时通过导入调用它们。当导入在调用导出之前调用svSetScope实用程序时，它将显式设置上下文。
XtremeDV
·
2020-08-14 00:08
system
verilog
UVM糖果爱好者教程 - 25.使用C模型
由于
SystemVerilog
的直接编程接口（DPI），使用C模型从未如此简单。我们将向您展示如何在我们的jellybean记分板中使用C模型。
XtremeDV
·
2020-08-14 00:08
system
verilog
UVM
UVM糖果爱好者教程
UVM中DPI用法简介
为了方便与C、C++等语言的交互，uvm中引入了DPI接口,自定义的函数需要写函数主体，然后再inport后声明和使用，验证环境中便可以像调用
systemverilog
中的函数一样使用这些函数。
weixin_39662684
·
2020-08-13 21:03
UVM
DPI
ubuntu16.04安装verilator+systemc并运行测试程序
Verilator能够把可综合的（通常不是行为级）的Verilog代码，外加一部分Synthesis，
SystemVerilog
和一小部分VerilogAMS代码转换成C++或者SystemC代码。
前滩西岸
·
2020-08-13 21:31
systemc
verilator
verilog
uvm_dpi——DPI在UVM中的实现（一）
文件：src/dpi/uvm_dpi.svh类:无
SystemVerilog
DPI，全称
SystemVerilog
直接编程接口（英语：
SystemVerilog
DirectProgrammingInterface
weixin_34162695
·
2020-08-13 21:46
AMBA AHB总线
以下代码实例使用的是
SystemVerilog
描述。（一）AHB总线信号接口：包括A
weixin_30568591
·
2020-08-13 20:59
《UVM实战》，一个简单实例的源代码理解
.*2.uvm
systemverilog
固定写法。*/`include"uvm_macros.svh"importuvm_pkg::*;
亓磊
·
2020-08-13 19:03
verilog
UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI
verilog提供VPI，常用的有两个：2.这样很麻烦，
systemverilog
提供了DPI，读为例，在C/C++中定义如下一个函数：3.
systemverilog
使用如下方式将C/C++定义的函数导入
tingtang13
·
2020-08-13 19:13
UVM
怎样在
systemverilog
DPI中调用SV,C与C++（二）
有的时候需要交互struct,union数据类型，下面举个简单例子。在SV里定义这个一个结构体：typedefstruct{intid;stringname;}xaction;同样的，在C里定义同样的结构体，结构体名可以不一致：typedefstruct{intid;char*name;}c_xaction;下面把这个结构体传递给C,让C打印出来，SV中做好接口：import"DPI-C"func
seabeam
·
2020-08-13 18:54
DPI
SystemVerilog
怎样在
systemverilog
DPI中调用SV,C与C++（一）
网上有些例子只给了简单的print，文档里也只有在module中调用c，c中用module的函数，不能充分说明问题。既然希望在C里调用C++的函数，那么肯定要能访问到C++类里的变量那才有意义。这里给出一个简单的例子，示例代码如下：调用关系：topcallsv_print();topcallc_print();c_print()callc_print_call();c_print()callcpp
seabeam
·
2020-08-13 18:54
DPI
SystemVerilog
UVM概述及uvm_component和uvm_object(一)
UVM:UniversalVerificationMethodology(通用验证方法学)UVM：是建立在
systemverilog
平台上的一个库，提供了一系列的接口，让我们能够更方便的进行验证。
南国之邱
·
2020-08-13 16:51
uvm
SystemVerilog
（一）：任务和函数
一、任务和函数语句：时延语句：#10阻塞语句：@、wait函数：不能使用时延语句和阻塞语句，大部分不能调用任务。void函数可以被任何任务、函数调用。子程序：任务和函数是两种用来定义子程序的方式。若消耗仿真时间，使用任务。若不消耗仿真时间，使用函数。sv给任务和函数增加了新的语义特性，对高级抽象建模十分重要。包括静态和自动作用域、参数传递、线程、参数化函数。二、作用域1、形参和局部变量在Veril
茶花煮酒
·
2020-08-13 16:26
验证
如何在Vim+Ctags+Taglist应用中添加自定义语言:
systemverilog
确切的应该是转载别人的，然后修改的：如何在Vim+Ctags+Taglist应用中添加自定义语言Vim+Ctags+Taglist的应用是一个非常方便的解决方案，网络上关于这样的简单介绍数不胜数，只要愿意不妨搜索一下即可。但是有一个问题是大多数文章没有阐明的，那就是如何添加原本不被Ctags和taglist所支持的语言呢？花了点时间，找到了解决，姑且备忘于下，希望利人利己。本文均以SystemVe
Vinson_Yin
·
2020-08-13 16:32
SV
linux中vim/gvim的安装与verilog，
systemverilog
语法高亮显示
但不能进行
systemverilog
语法高亮，参考网上的一些高亮做法，一直会报错。安装后我出现了backspace不能删除的现象，通过在.vimr
llxxyy507
·
2020-08-13 15:50
gvim的使用技巧
基于
systemVerilog
的UVM 调试问题及解决办法集锦
说在前头目前接触的UVM内容都是基于
systemVerilog
的。所以，碰到的问题主要基于sv。一、低级语法错误此类错误是由于一些低级操作或常识不清导致的，并很容易解决。多为语法错误。
evolone
·
2020-08-13 14:02
UVM
UVM基础知识0：在vcs中，sv通过DPI调用C函数实例
来源：
systemverilog
验证测试平台编写指南（书籍）1新建factorial.c文件vifactorial.cintfactorial(inti){if(i<=1)returni;elsereturni
Times_poem
·
2020-08-13 12:13
UVM基础知识
UVM基础知识2：基于UVM实战2.5.2节源码，通过DPI引入CModel函数
来源：
systemverilog
验证测试平台编写指南（书籍）来源：UVM实战（书籍）1新建counter7.c文件vicounter7.c[html]viewplaincopy#includevoidcounter7
Times_poem
·
2020-08-13 12:13
UVM基础知识
UVM基础知识1：在vcs中，sv通过DPI调用C函数实例(连接简单的C子程序)
来源：
systemverilog
验证测试平台编写指南（书籍）1新建counter7.c文件vicounter7.c#includevoidcounter7(svBitVecVal*o,constsvBitVecVal
Times_poem
·
2020-08-13 12:13
UVM基础知识
学习才能不焦虑！UVM实训、初级IC、SoC设计开课通知！
基于
systemverilog
和UVM搭建验证平台。三个实战项目，积累UVM平
嵌入式资讯精选
·
2020-08-13 11:14
systemverilog
在for循环中使用fork_join和fork_join_none的区别
我想在一个for循环中fork_join或者fork_join_none语句实现多线程，假如我使用经典的方法：for(intindex=0;index<14;index++)beginautomaticintidx=index;forkbegin`uvm_do_on(sequence_inst,p_sequencer.my_sqr[idx]);endjoin_none;end上图中例子是正常工作的
XtremeDV
·
2020-08-11 19:05
不同抽象级别的Verilog HDL模型
写在最前面（记录下自己）：7月初，毕业离校就开始自学IC验证，某乎上面建议学习verilog、
systemverilog
、UVM。
杰之行
·
2020-08-10 21:49
VCS
verilog
verilog
Verilog/
SystemVerilog
中==和===的区别
Verilog/SV中有些数据类型为4态。比如reg,就是说每个bit可谓有四种可能的value，即：0,1,x,z。在写数据比较的代码，尤其是验证时写checker时，需要注意比较操作符间的区别。==和===!=和!==下面直接用一段代码来展示使用不同比较操作符的结果。结果可以参考注释。programtest();initialbegin$display("---------==--------
VeryVerification
·
2020-08-10 06:52
验证菜鸡网上冲浪
vim syntax 语法 插件 verilog begin end 匹配
VimSyntaxPluginforVerilogand
SystemVerilog
https://github.com/vhda/verilog_
systemverilog
.vimhttps://stackoverflow.com
阿宝max
·
2020-08-09 04:07
Verilog
Linux
在Verilog/
SystemVerilog
中使用fork/join的注意事项
该语法在
SystemVerilog
中添加了join_any和join_none两个关键字，使fork的行为发生了变化。
小苍蝇别闹
·
2020-08-09 03:42
#
systemverilog
verilog
fpga/cpld
System Verilog的概念以及与verilog的对比
SystemVerilog
语言简介
SystemVerilog
是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型
weixin_34235135
·
2020-08-09 00:30
verilog中的fork...join用法
这句话通常使用在验证之中，也就是常说的
systemverilog
(SV)，写在testbench，不可综合。
edward_zcl
·
2020-08-08 15:01
Verilog
System Verilog视频学习笔记（10）- Inter-Thread Communication
Inter-ThreadCommunication（内部线程通信）内容来自启芯-
SystemVerilog
视频==============================================
纸上谈芯
·
2020-08-04 10:01
System
Verilog
sv基础-数据类型(一)
前言
systemverilog
对比verilog增加了大量的数据类型，目标就是让更多会cc++的人员可以来做设计或者验证。
fly 100%
·
2020-08-04 08:01
system
verilog
systemverilog
千兆以太网 TCP， UDP协议， FPGA实现
目前TCP协议大多由cpu跑代码实现，这次用FPGA的纯逻辑实现,
SystemVerilog
编写,下面给大家粗略讲一下我的实现方法，下面是工程的示意图.这个工程由几部分组成，外部使用了88e1111千兆以太网
chat1
·
2020-08-03 15:14
TCP/UDP
FPGA
fpga
tcp
udp
以太网
通信
SystemVerilog
教程之数据类型1
在
systemVerilog
中，引入了新的逻辑(logic)类型来代替reg类型和部分wire类型的功能，因此在sv中，编译器可自动判断logic是reg还是wire。之所以说取代了部分wire类型的
数字积木
·
2020-07-30 21:38
编程语言
java
go
epoll
os
使用
SystemVerilog
简化FPGA中的接口
所以本文就推荐使用
SystemVerilog
来简化FPGA中接
数字积木
·
2020-07-30 21:38
SystemVerilog
中关于DPI章节的翻译
35.DirectProgrammingInterface需求随着时代的发展，现在的芯片规模越来越大，哪怕模块级的验证环境也需要相当长的build时间，各种仿真工具也在改进编译和运行性能，还发明了增量编译。但无论如何turnaround的时间还是比较长，而且方法越复杂越容易出错。而DPI-C则比较简单，能够解决某些场景下的问题。适用范围DPI-C比较适用于SV和外部语言间的“简单数据“交互翻译约定
harriszh
·
2020-07-30 17:11
systemverilog
dpi
verification
[SV]
SystemVerilog
学习笔记之struct & union
SystemVerilog
学习笔记（四）一、结构体（struct）1.1、结构体声明（struct）结构体声明：结构体默认是变量，也可以声明为线网varstruct {// 通过var进行结构体变量声明
gsithxy
·
2020-07-30 12:01
SystemVerilog
[SV]
SystemVerilog
学习笔记之过程块
SystemVerilog
学习笔记（五）一、
SystemVerilog
过程块、任务和函数1.1.verilog通用目的always过程块（proceduralblock）（可综合）always过程块的综合指导方针
gsithxy
·
2020-07-30 12:01
SystemVerilog
转载：
systemverilog
新增的always_comb，always_ff，和always_latch语句
转自：https://www.cnblogs.com/zeushuang/p/7966679.html在Verilog中，设计组合逻辑和时序逻辑时，都要用到always：always@(*)//组合逻辑if(a>b)out=1;elseout=0;always@(posedgeclk)//时序逻辑flip-flop触发器if(en)outb)out=1;elseout=0;comb是combina
zhangshuaiisme
·
2020-07-30 06:31
system
verilog
system
verilog
verilog
SystemVerilog
读取文本文件及hash数据初始化
在
systemverilog
中读取如下文件file.txt内容addr12345678dataaa55aa55attricececece并把这些键值对存储在一个hash数组h_array[string]
edablog
·
2020-07-27 21:21
eda
System Verilog视频学习笔记（3）- Language Basic
LanguageBasic内容来自启芯-
SystemVerilog
视频==============================================================目录结构
纸上谈芯
·
2020-07-15 12:31
System
Verilog
在verilog或者
systemverilog
中怎么打印timescale信息
在Verilog,
SystemVerilog
中打印`timescale使用$printtimescale(path)仿真器指令//timescale`timescale1ns/10ps//toptestbenchmodulemoduletb
XtremeDV
·
2020-07-15 12:26
system
verilog
verilog
SystemVerilog
和SystemC协同验证环境简单介绍
systemverilog
大家都比较熟悉了，UVM就是基于sv创建的一个验证方法学的库。但是systemc用的就比较少。
XtremeDV
·
2020-07-15 12:26
system
verilog
Verilog与
SystemVerilog
学习记录（1）：操作符
if(&a)if(|a)&a表示a信号按位与（即a=111,则&a=1&1&1=1）|a表示a信号按位或（即a=111,则|a=1|1|1）如果结果为1则条件成立；如果a是单bit信号，则a为1条件就成立。^a用法：（1）^a操作就是将a中的每一位按位逐一进行异或，例如a=4'b1010，则b=1^0^1^0=0，由此可以判断a中为1的位数是奇数还是偶数，是一个便捷的操作。（2）快速交换两个整数的
yiyang14
·
2020-07-15 11:52
Verilog
编程
Verilog与
SystemVerilog
学习记录（2）：always语句
在Verilog中，不管是设计组合逻辑还是时序逻辑，都会使用always块，
SystemVerilog
细化了always块的使用，添加了always_comb,always_yy和always_latch
yiyang14
·
2020-07-15 11:52
Verilog
编程
System Verilog LRM 学习笔记 -- 数据类型
一般的
SystemVerilog
专业书不会全方位细致的讲SV，所以过一遍Accellera的SVLRM还是很有必要的。
wonder_coole
·
2020-07-15 09:28
IC
前端设计
systemverilog
的接口interface
但在
systemverilog
中，接口interface则是避免了这个问题。下面的代码是对一个一位加法器的验证，使用了接口。
weixin_33737134
·
2020-07-15 04:32
《
systemverilog
验证》阅读笔记 -- 面向对象编程基础
类可以定义在任意地方OPP术语类的声明和实例化对象的解除分配使用对象静态变量和动态变量this关键词typedefclass的用法面向对象编程OPP，使用户能够创建复杂的数据类型，并且将数据和使用方法紧密结合在一起。用户可以在更加抽象的层次下，建立测试平台和系统级模型，通过调用函数来执行一个动作(抽象出的模型更容易阅读)，而不是改变信号的电平（太细节）。这样做的好处：1.测试平台和设计细节分开；2
亓磊
·
2020-07-15 00:30
verilog
《
systemverilog
验证》阅读笔记 -- 数据类型
数据类型內建数据类型logic双状态四状态带符号无符号双精度浮点数多维数组循环嵌套的例子合并数组和非合并数组动态数组队列关联数组链表数组的方法sumproduct积andorxorminmaxuniquefindfind_firstfind_lastfind_first_indexfind_last_indexsortrsortreverseshuffle枚举枚举的方法firstlastnextn
亓磊
·
2020-07-15 00:30
verilog
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他